-
公开(公告)号：CN113285022A
公开(公告)日：2021-08-20
申请号：CN202110490214.1
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种MIM电容器，该MIM电容器包括复合电容器顶部金属(CTM)电极和复合电容器底部金属(CBM)电极。复合CBM电极包括覆盖第一金属层的第一扩散阻挡层，以及复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。介电层布置在复合CBM电极上方，并且该介电层位于复合CTM电极的下面。第一和第二扩散阻挡层保护第一和第二金属层免受金属的影响，该金属在制造期间从MIM电容器下面的金属线扩散或移动至复合CTM和CBM电极。本发明还提供了一种制造MIM电容器的方法。
-
公开(公告)号：CN106298831B
公开(公告)日：2019-08-16
申请号：CN201610293045.1
申请日：2016-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/22 , H01L43/08 , H01L43/12 , H01L21/768
CPC classification number: H01L43/08 , H01L27/228 , H01L43/12
Abstract: 本发明的一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上的互连结构。互连结构包括以交替的方式堆叠在彼此上方的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上方的上部金属层。底部电极设置在下部金属层上方并与下部金属层电接触。磁性隧道结(MTJ)设置在底部电极的上表面上方。顶部电极设置在MTJ的上表面上方并且与上部金属层的下表面直接电接触。本发明的实施例还涉及用于MRAM MTJ顶部电极连接的技术。
-
公开(公告)号：CN105514265B
公开(公告)日：2019-04-02
申请号：CN201510442796.0
申请日：2015-07-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。
-
公开(公告)号：CN105826166B
公开(公告)日：2018-10-23
申请号：CN201510367048.0
申请日：2015-06-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及金属‑绝缘体‑金属(MIM)电容器和形成方法。在一些实施例中，MIM电容器具有布置在半导体衬底上方的电容器底部金属(CBM)电极。MIM电容器具有设置在CBM电极上方的高k电介质和布置在高k介电层上方的电容器顶部金属(CTM)电极。MIM电容器具有垂直地设置在高k介电层上方并且与CTM电极横向分隔开的伪结构。伪结构包括具有与CTM电极相同的材料的导电体。
-
公开(公告)号：CN104425706B
公开(公告)日：2017-07-04
申请号：CN201310687504.0
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN104347631B
公开(公告)日：2017-04-12
申请号：CN201310471353.5
申请日：2013-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242 , H01L45/00 , H01L21/76
Abstract: 一种存储单元及其形成方法。该存储单元包括：形成于第一介电层中的开口中的第一电极，第一介电层形成于包括金属层的衬底上，开口被配置为允许第一电极与金属层之间的物理接触，第一电极具有第一宽度W1并延伸超过开口限定的区域一段距离；形成于第一电极上并具有与第一宽度W1基本相同的宽度的电阻层；具有小于第一宽度W1的第二宽度W2并形成于电阻层上的覆盖层；形成于覆盖层上并具有与第二宽度W2基本相同的宽度的第二电极；在第一宽度W1与第二宽度W2之间形成于电阻层上并具有至少两个不同的介电层的第一组合间隔区；以及连接到第二电极的通孔。本发明还公开了使用组合间隔件的RPAM结构和工艺。
-
公开(公告)号：CN106252273A
公开(公告)日：2016-12-21
申请号：CN201510793769.8
申请日：2015-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/10
Abstract: 存储器件包括第一电极、第二电极、存储元件、间隔件和阻挡结构。第二电极与第一电极相对。存储元件设置在第一电极和第二电极之间。间隔件形成在第二电极的侧壁上，并且间隔件具有设置在间隔件的顶面上的凹口。阻挡结构嵌入在间隔件的侧部中，并且阻挡结构具有越过凹口的底向上延伸的顶。此外，还公开了制造存储器件的方法。
-
公开(公告)号：CN103378287A
公开(公告)日：2013-10-30
申请号：CN201210520868.5
申请日：2012-12-06
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L43/08 , G11C11/161 , H01L43/12
Abstract: 本发明涉及制造带有多个磁性隧道结(MTJ)单元的磁阻式随机存取存储器(MRAM)的方法。该方法包括形成底部导电层，形成抗铁磁性层，和在底部导电层和抗铁磁性层上方形成隧道层。该方法进一步包括在隧道层上方形成自由磁层，该自由磁层具有磁矩，该磁矩与可通过施加电磁场进行调节的方向对准，以及在自由磁层上方形成顶部导电层。该方法进一步包括实施至少一种光刻工艺去除抗铁磁性层、隧道层、自由磁层和顶部导电层未被光刻胶层覆盖的部分，直到底部导电层暴露以及去除MTJ单元的至少一个侧壁的一部分。本发明还提供一种磁阻式随机存取存储器。
-
公开(公告)号：CN102956816A
公开(公告)日：2013-03-06
申请号：CN201210025536.X
申请日：2012-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。
-
公开(公告)号：CN101330003B
公开(公告)日：2011-03-16
申请号：CN200810085960.7
申请日：2008-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8242
CPC classification number: H01L27/10814 , H01L27/10852 , H01L28/40 , H01L28/75
Abstract: 本发明涉及一种形成半导体结构的方法，该方法包括形成一底电极，接着在含氧环境中处理该底电极以将底电极的上层部分转化形成缓冲层，再于该缓冲层上形成一绝缘层，然后形成上电极覆盖于绝缘层上。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.078 seconds)
