-
公开(公告)号：CN113053887A
公开(公告)日：2021-06-29
申请号：CN202011261991.0
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供了一种半导体结构的实施例。半导体结构包括：衬底，具有前侧和背侧；栅极堆叠件，形成在衬底的前侧上，并且设置在衬底的有源区上；第一源极/漏极部件，形成在有源区上并且设置在栅极堆叠件的边缘处；背侧电源轨，形成在衬底的背侧上；背侧接触部件，插入在背侧电源轨和第一源极/漏极部件之间，并且将背侧电源轨电连接到第一源极/漏极部件。背侧接触部件还包括设置在衬底的背侧上的第一硅化物层。本发明的实施例还涉及形成集成电路结构的方法。
-
公开(公告)号：CN107785281B
公开(公告)日：2020-12-25
申请号：CN201710064163.X
申请日：2017-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/552
Abstract: 一种用于形成局部互连的方法和结构，而不通过上面的金属层来路由局部互连。在一些实施例中，在至少一个器件的栅极堆叠件上方形成第一介电层并且在至少一个器件的接触金属层上方形成第二介电层。在各个实施例中，实施选择性蚀刻工艺以去除第二介电层并暴露接触金属层，而基本上不去除第一介电层。在一些实例中，在至少一个器件上方沉积金属通孔层。金属通孔层接触接触金属层并提供局部互连结构。在一些实施例中，形成位于局部互连结构上面的多层级互连网络。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN111129012A
公开(公告)日：2020-05-08
申请号：CN201911052805.X
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8238 , H01L21/8234
Abstract: 一种半导体装置包括在第一方向上纵向地延伸的第一半导体条带和第二半导体条带，其中第一半导体条带和第二半导体条带在第二方向上彼此间隔。半导体装置还包括位在第一半导体条带和第二半导体条带之间的电源线。与第一半导体条带的顶表面相比，电源线的顶表面是凹陷的。源极特征设置在第一半导体条带的源极区上，并且源极接点将源极特征电性耦接至电源线。源极接点包括与源极特征的顶表面接触的横向部分和沿着源极特征的侧壁朝向电源线延伸以与电源线物理接触的垂直部分。
-
公开(公告)号：CN110943036A
公开(公告)日：2020-03-31
申请号：CN201910892557.3
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/02
Abstract: 本揭示案描述了用于在集成电路(integrated circuit；IC)中形成金属互连的方法。此方法包括在布局区域中放置金属互连，确定金属互连的多余部分的位置，及在此位置将金属互连的长度减去多余部分的长度，以形成金属互连的一或更多个主动部分。多余部分的长度是IC的相邻栅结构之间的距离的函数。此方法亦包括在IC的层间介电(interlayer dielectric；ILD)层上形成一或更多个主动部分，以及在一或更多个主动部分上形成通孔，其中通孔位于与一或更多个主动部分的端部相距约3nm至约5nm的位置。
-
公开(公告)号：CN110648904A
公开(公告)日：2020-01-03
申请号：CN201910568264.X
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本公开涉及用于制造半导体器件的图案形成方法和材料。在图案形成方法中，在下层上方形成底层。在底层上方形成中间层。在中间层上方形成抗蚀剂图案。通过使用抗蚀剂图案作为蚀刻掩模对中间层进行图案化。通过使用经图案化的中间层对底层进行图案化。对下层进行图案化。中间层包含50wt％或更多的硅和有机材料。在前述和后述实施例中的一个或多个中，在形成中间层之后进一步实施退火操作。
-
Patent Agency Ranking
公开(公告)号：CN101604615A
公开(公告)日：2009-12-16
申请号：CN200810168351.8
申请日：2008-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/027 , H01L21/311 , H01L21/3213 , C09K13/00 , C03C15/00 , C23F1/02 , C23F1/14 , C23F1/16 , C23F1/32
CPC classification number: H01L21/30604 , C09K13/00 , C09K13/02 , C09K13/06 , H01L21/308 , H01L21/31111 , H01L21/31144 , H01L21/32134
Abstract: 本发明涉及一种蚀刻超薄膜的方法，其步骤为提供衬底，其上有超薄膜；形成光敏层在超薄膜上；图形化光敏层；依照光敏层的图形蚀刻超薄膜；以及移除图形化的光敏层。蚀刻工艺中利用具有抗扩散性质的蚀刻液，以防止蚀刻液中的蚀刻剂扩散至光敏层下面的区域而蚀刻光敏层下面的部分超薄膜。
-
公开(公告)号：CN113053887B
公开(公告)日：2025-01-07
申请号：CN202011261991.0
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供了一种半导体结构的实施例。半导体结构包括：衬底，具有前侧和背侧；栅极堆叠件，形成在衬底的前侧上，并且设置在衬底的有源区上；第一源极/漏极部件，形成在有源区上并且设置在栅极堆叠件的边缘处；背侧电源轨，形成在衬底的背侧上；背侧接触部件，插入在背侧电源轨和第一源极/漏极部件之间，并且将背侧电源轨电连接到第一源极/漏极部件。背侧接触部件还包括设置在衬底的背侧上的第一硅化物层。本发明的实施例还涉及形成集成电路结构的方法。
-
公开(公告)号：CN113314460B
公开(公告)日：2024-09-17
申请号：CN202110216619.6
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明的实施例涉及半导体器件及其制造方法。该半导体器件包括沿着第一横向方向延伸的第一栅极结构。半导体器件包括设置在第一栅极结构上方的第一互连结构，第一互连结构沿着垂直于第一横向方向的第二横向方向延伸。第一互连结构包括通过第一介电结构彼此电隔离的第一部分和第二部分。半导体器件包括设置在第一栅极结构和第一互连结构之间的第二互连结构，第二互连结构将第一栅极结构电耦接到第一互连结构的第一部分。第二互连结构包括沿着竖直方向与第一栅极结构和介电结构基本对准的凹进部分。
-
公开(公告)号：CN113140546B
公开(公告)日：2024-08-09
申请号：CN202110283495.3
申请日：2021-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 公开了在半导体器件的源极/漏极区和栅极结构上执行背侧蚀刻工艺的方法以及通过该方法形成的半导体器件。在实施例中，半导体器件包含：第一晶体管结构；在第一晶体管结构的前侧上的第一互连结构；以及在第一晶体管结构的背侧上的第二互连结构，该第二互连结构包含：在第一晶体管结构的背侧上的第一介电层；延伸穿过第一介电层至第一晶体管结构的源极/漏极区的接触件；以及在接触件与第一介电层之间沿接触件侧壁的第一间隔件，面对第一介电层的该第一间隔件的侧壁与第一晶体管结构的源极/漏极区的侧壁对准。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113314460A
公开(公告)日：2021-08-27
申请号：CN202110216619.6
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明的实施例涉及半导体器件及其制造方法。该半导体器件包括沿着第一横向方向延伸的第一栅极结构。半导体器件包括设置在第一栅极结构上方的第一互连结构，第一互连结构沿着垂直于第一横向方向的第二横向方向延伸。第一互连结构包括通过第一介电结构彼此电隔离的第一部分和第二部分。半导体器件包括设置在第一栅极结构和第一互连结构之间的第二互连结构，第二互连结构将第一栅极结构电耦接到第一互连结构的第一部分。第二互连结构包括沿着竖直方向与第一栅极结构和介电结构基本对准的凹进部分。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.041 seconds)
