知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

49 records (took 0.038 seconds)

    半导体结构以及形成集成电路结构的方法
    1.
    发明授权
    半导体结构以及形成集成电路结构的方法 有权

    公开(公告)号：CN113053887B

    公开(公告)日：2025-01-07

    申请号：CN202011261991.0

    申请日：2020-11-12

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 黄禹轩 ,  蔡庆威 ,  钟政庭 ,  庄正吉 ,  张尚文

    IPC: H10D84/85 ,  H10D84/01

    Abstract: 本公开提供了一种半导体结构的实施例。半导体结构包括：衬底，具有前侧和背侧；栅极堆叠件，形成在衬底的前侧上，并且设置在衬底的有源区上；第一源极/漏极部件，形成在有源区上并且设置在栅极堆叠件的边缘处；背侧电源轨，形成在衬底的背侧上；背侧接触部件，插入在背侧电源轨和第一源极/漏极部件之间，并且将背侧电源轨电连接到第一源极/漏极部件。背侧接触部件还包括设置在衬底的背侧上的第一硅化物层。本发明的实施例还涉及形成集成电路结构的方法。

    半导体器件及其形成方法
    2.
    发明授权
    半导体器件及其形成方法 有权

    公开(公告)号：CN113140546B

    公开(公告)日：2024-08-09

    申请号：CN202110283495.3

    申请日：2021-03-16

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 邱奕勋 ,  蔡庆威 ,  黄禹轩 ,  庄正吉 ,  张尚文

    IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

    Abstract: 公开了在半导体器件的源极/漏极区和栅极结构上执行背侧蚀刻工艺的方法以及通过该方法形成的半导体器件。在实施例中，半导体器件包含：第一晶体管结构；在第一晶体管结构的前侧上的第一互连结构；以及在第一晶体管结构的背侧上的第二互连结构，该第二互连结构包含：在第一晶体管结构的背侧上的第一介电层；延伸穿过第一介电层至第一晶体管结构的源极/漏极区的接触件；以及在接触件与第一介电层之间沿接触件侧壁的第一间隔件，面对第一介电层的该第一间隔件的侧壁与第一晶体管结构的源极/漏极区的侧壁对准。本申请的实施例还涉及半导体器件及其形成方法。

    半导体器件及其形成方法
    3.
    发明公开
    半导体器件及其形成方法 审中-实审

    公开(公告)号：CN118039695A

    公开(公告)日：2024-05-14

    申请号：CN202410084683.7

    申请日：2024-01-19

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 江国诚 ,  王志豪 ,  陈冠霖 ,  黄禹轩 ,  蔡劲

    IPC: H01L29/78 ,  H01L21/336

    Abstract: 在实施例中，一种半导体器件包括：下源极/漏极区域；上源极/漏极区域；上源极/漏极区域和下源极/漏极区域之间的纳米结构；延伸到纳米结构的侧壁中的栅极结构，该栅极结构包括栅极电介质和栅电极，栅电极的外侧壁与栅极电介质的外侧壁对齐；以及与栅极结构相邻的栅极接触件，栅极接触件沿着栅电极的外侧壁和栅极电介质的外侧壁延伸。本发明的实施例还提供了形成半导体器件的方法。

    半导体装置
    5.
    发明公开
    半导体装置 无效

    公开(公告)号：CN114497037A

    公开(公告)日：2022-05-13

    申请号：CN202110789469.8

    申请日：2021-07-13

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 锺政庭 ,  黄禹轩 ,  廖翊博 ,  蔡庆威 ,  程冠伦

    IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

    Abstract: 本发明实施例提出一种半导体装置。半导体装置包括半导体基板、源极结构与漏极结构、半导体层堆叠、栅极部分以及内侧间隔物。源极结构与漏极结构位于半导体基板上；半导体层堆叠夹设于源极结构与漏极结构之间；栅极结构位于半导体层堆叠的两个垂直相邻的层状物之间，并位于源极结构与漏极结构之间。此外，栅极部分具有相对的第一侧壁表面与第二侧壁表面。内侧间隔物位于第一侧壁表面上并位于栅极部分与漏极结构之间。第二侧壁表面直接接触源极结构。

    半导体器件和制造方法
    6.
    发明公开
    半导体器件和制造方法 有权

    公开(公告)号：CN113140565A

    公开(公告)日：2021-07-20

    申请号：CN202011634839.2

    申请日：2020-12-31

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 王培宇 ,  黄禹轩

    IPC: H01L27/092 ,  H01L21/8238

    Abstract: 在实施例中，一种半导体器件包括：第一鳍；第一鳍上方的栅极结构；与栅极结构相邻的第一源极/漏极区；第一源极/漏极区上方的蚀刻停止层；蚀刻停止层上方的导电线，该导电线通过蚀刻停止层与第一源极/漏极区隔离，其顶面与栅极结构的顶面共面；以及延伸穿过第一鳍的电源轨接触件，该电源轨接触件连接至第一源极/漏极区。本发明的实施例还涉及制造半导体器件的方法。

    集成电路
    7.
    发明公开
    集成电路 无效

    公开(公告)号：CN112687678A

    公开(公告)日：2021-04-20

    申请号：CN202011110451.2

    申请日：2020-10-16

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 蔡庆威 ,  黄禹轩 ,  程冠伦 ,  李韦儒 ,  郑存甫 ,  吴忠纬

    IPC: H01L27/02 ,  H01L27/06 ,  H01L21/822

    Abstract: 一种集成电路(integrated circuit,IC)，其包括形成在半导体基底上的电路；以及形成在半导体基底上并与电路整合的去耦电容(decouple capacitance,de‑cap)元件。去耦电容元件包括场效应晶体管(field‑effect transistor,FET)，其还包括透过接触部件连接的源极和漏极，其接触部件分别坐落在源极和漏极上；于通道上方并插入源极和漏极之间的栅极堆叠；以及设置于通道下方并连接至源极和漏极的掺杂部件，其中掺杂部件以源极和漏极相同类型的杂质掺杂。

    集成电路
    8.
    发明公开
    集成电路 无效

    公开(公告)号：CN112447712A

    公开(公告)日：2021-03-05

    申请号：CN202010277871.3

    申请日：2020-04-10

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 林义雄 ,  邱奕勋 ,  张尚文 ,  蔡庆威 ,  黄禹轩 ,  程冠伦 ,  王志豪

    IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10

    Abstract: 本公开涉及集成电路。在一个实施例中，集成电路可以包含半导体基板；至少一个源极区，其包含第一掺杂半导体材料；至少一个漏极区，其包含第二掺杂半导体材料；至少一个栅极，形成于至少一个源极区及至少一个漏极区之间；以及纳米片，形成于半导体基板及至少一个栅极之间。纳米片可以配置为至少一个栅极的布线通道，且可以具有第一区域，其具有第一宽度、以及第二区域，其具有第二宽度。第一宽度可以小于第二宽度。

Patent Agency Ranking