公开(公告)号：CN1466221A

公开(公告)日：2004-01-07

申请号：CN02143798.X

申请日：2002-09-29

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  韩晶昱 ,  金成均 ,  柳铉基

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L21/28185 ,  G11C16/0466 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明公开了一种非易失性存储单元及其制造方法。该存储单元能够在第一方向上写入并在第二方向上读取。该存储单元包括位于源极或者漏极、或者源极和漏极两者附近的一个或者两个电荷俘获区域。在编程操作中，电子可以通过热电子注入而注入到所述电荷俘获区域中。在擦除操作中，空穴可以被注入到所述电荷俘获区域中。本发明的实施例包括一个仅被控制栅重叠一定程度的电荷俘获区域，在该区域中，在编程操作中，注入的电子以后可以通过将空穴注入到该电荷俘获区域中而得以擦除。

公开(公告)号：CN101377955B

公开(公告)日：2013-03-06

申请号：CN200810214917.6

申请日：2008-08-28

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  韩晶昱 ,  田喜锡 ,  文正护 ,  河成烨

IPC: G11C16/28 ,  G11C16/34 ,  G11C16/30 ,  G11C16/02 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433 ,  G11C16/26 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 本发明公开一种电可擦除可编程只读存储器(EEPROM)单元及其形成和读取方法。在读取EEPROM单元中的数据的方法中，用于读取的位线电压被施加到包括存储器晶体管和选择晶体管的EEPROM单元。第一电压被施加到存储器晶体管的感测线。大于第一电压的第二电压被施加到选择晶体管的字线。将通过EEPROM单元的电流与预定的参考电流对比，以读取存储在EEPROM单元中的数据。EEPROM单元的单元接通电流在擦除状态中会增加，单元中的数据可以被容易地区分。

公开(公告)号：CN100466196C

公开(公告)日：2009-03-04

申请号：CN200410010479.3

申请日：2004-11-15

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  徐辅永 ,  朴成佑 ,  朴志薰

IPC: H01L21/314 ,  H01L21/336 ,  H01L29/788

CPC classification number: H01L21/28273 ,  H01L21/0214 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/7881

Abstract: 在形成半导体器件的方法和根据该方法形成的半导体器件中，在下导电层和上导电层之间提供薄介电层。在一个实施例中，薄介电层由栅极间介电层构成，下导电层由浮置栅极构成，上介电层由晶体管例如非易失性存储单元晶体管的控制栅极构成。使用导致底层的浮置栅极的表面粗糙度减小和导致在浮置栅极上形成薄氮氧化硅层的热处理工艺形成薄介电层。在这种方式中，薄介电层提供了下浮置栅极和上控制栅极之间增强的电容耦合。这还导致晶体管的编程电压、擦除电压和读取电压降低，同时保持阈值电压在希望的范围中。另外，因为假定编程电压降低，则不需要激励电路，所以可以使晶体管和最终存储单元的尺寸小型化并且减轻对电路中高电压区的需要。

公开(公告)号：CN101174636A

公开(公告)日：2008-05-07

申请号：CN200710153194.9

申请日：2007-09-29

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  金荣浩 ,  千明照 ,  韩晶昱 ,  田喜锡

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/02 ,  G11C16/10 ,  G11C16/08

CPC classification number: G11C16/0433 ,  G11C8/10 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11534

Abstract: 一种非易失性集成电路存储设备可以包括具有相同传导类型的第一电隔离阱和第二电隔离阱的半导体衬底。可以在第一阱上提供第一多个非易失性存储单元晶体管，并且可以在第二阱上提供第二多个非易失性存储单元晶体管。局部控制栅极线可以与第一多个非易失性存储单元晶体管和第二多个非易失性存储单元晶体管电耦接，并且组选择晶体管可以电耦接在局部控制栅极线和全局控制栅极线之间。更具体地说，组选择晶体管可被配置为响应于施加到该组选择晶体管栅极的组选择栅极信号而将局部控制栅极线和全局控制栅极线耦接和断开。还讨论了相关的方法和系统。

公开(公告)号：CN101118910A

公开(公告)日：2008-02-06

申请号：CN200710126357.4

申请日：2007-06-29

Applicant: 三星电子株式会社

Inventor： 梁陹震 ,  韩晶昱 ,  崔容硕 ,  权赫基

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/0692 ,  G11C16/0416 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

Abstract: 本发明涉及具有垂直沟道的非易失存储装置及其制造方法，公开了半导体闪存单元对，该半导体闪存单元对包括：形成于半导体基板中的第一和第二源极线；在所述源极线之间从半导体基板延伸的半导体柱；形成于半导体柱的相对侧表面上且被沟槽隔离结构分隔的第一和第二电荷存贮结构。在存储单元阵列中分开相邻的半导体柱的x和y节距被选择，由此形成沟槽隔离结构以用于分离设置于半导体柱的相对侧上的电荷存贮结构和导电结构。还披露了制造这样结构的方法，由此可以改善闪存装置尤其是NOR闪存装置的密度。

公开(公告)号：CN1975932A

公开(公告)日：2007-06-06

申请号：CN200610101516.0

申请日：2006-07-12

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  田喜锡 ,  韩晶昱 ,  李昌勋 ,  徐辅永 ,  全昌愍 ,  洪恩美

IPC: G11C16/16

Abstract: 本发明公开了一种非易失半导体存储器，其包括半导体衬底上的第一导电类型的半导体阱区。该半导体阱区在其中具有第二导电类型的公共源极扩散区，该公共源极扩散区在半导体阱区内延伸且与半导体阱区形成P－N整流节。可字节擦除EERPOM存储器阵列提供在半导体阱区内。该可字节擦除EERPOM存储器阵列配置来支持第一和第二多个EEPROM存储器单元的独立擦除，第一和第二多个EEPROM存储器单元电连接到公共源极扩散区。

公开(公告)号：CN1901200A

公开(公告)日：2007-01-24

申请号：CN200610106184.5

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN1841785A

公开(公告)日：2006-10-04

申请号：CN200610067866.X

申请日：2006-03-13

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328 ,  H01L29/7885

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供了增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN1828900A

公开(公告)日：2006-09-06

申请号：CN200610004555.9

申请日：2006-01-27

Applicant: 三星电子株式会社

Inventor： 姜相宇 ,  韩晶昱 ,  金龙泰 ,  尹胜范

IPC: H01L27/088 ,  H01L21/8234

Abstract: 半导体器件包括具有垂直栅电极的晶体管。在晶体管结构中，半导体图案具有面对横向方向的第一和第二侧面、以及面对纵向方向的第三和第四侧面。栅极图案设置与半导体图案的第一和第二侧面相邻。杂质图案直接接触半导体图案的第三或第四侧面。栅极绝缘图案夹置于栅极图案和半导体图案之间。

公开(公告)号：CN1722446A

公开(公告)日：2006-01-18

申请号：CN200510083355.2

申请日：2005-07-12

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/7885

Abstract: 本发明涉及一种形成分裂栅极非易失存储单元的方法。该方法可以包括形成自对准于在其之间的场氧化物区的第一和第二相邻浮置栅极。形成氧化物层来覆盖第一和第二相邻浮置栅极和场氧化物区，氧化物层将第一和第二相邻浮置栅极彼此电隔离。在第一和第二相邻浮置栅极上的氧化物层上形成控制栅极。本发明还公开了如此形成的分裂栅极非易失存储单元。