公开(公告)号：CN100533743C

公开(公告)日：2009-08-26

申请号：CN200610106184.5

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN1841783A

公开(公告)日：2006-10-04

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN101615597A

公开(公告)日：2009-12-30

申请号：CN200910139687.6

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN100552978C

公开(公告)日：2009-10-21

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了分裂栅极存储单元及制造其阵列的方法，该存储单元包括：形成于半导体衬底中的第一和第二扩散区；在第一和第二扩散区之间形成于半导体衬底上的浮置栅电极，其中浮置栅电极的第一侧与所述第一扩散区的一部分重叠；在浮置栅电极的第二侧和第二扩散区之间形成于半导体衬底上的控制栅电极；设置于控制栅电极和浮置栅电极的第二侧之间的隧穿介质层；形成于半导体衬底中的第一扩散区上且与所述浮置栅电极的第一侧相邻的耦合栅电极；以及设置于耦合栅电极和浮置栅电极的第一侧之间的耦合介质层，其中耦合介质层的厚度小于隧穿介质层的厚度。这样的分裂栅极储存器件具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN101615597B

公开(公告)日：2011-04-20

申请号：CN200910139687.6

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN100576568C

公开(公告)日：2009-12-30

申请号：CN200610067866.X

申请日：2006-03-13

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328 ,  H01L29/7885

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供了增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN1787218A

公开(公告)日：2006-06-14

申请号：CN200510056549.3

申请日：2005-02-20

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  郑永天 ,  权赫基

IPC: H01L27/115 ,  H01L27/10 ,  H01L21/8247 ,  H01L21/8234

CPC classification number: H01L29/7883 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11553 ,  H01L29/42336

Abstract: 提供一种非易失存储器件，包括具有在衬底的表面中限定的沟槽中形成的下部分和从下部分突出到衬底表面的上部分的浮置栅极。栅极绝缘层沿着沟槽的内壁形成并插在沟槽和浮置栅极的下部分之间。源区形成在邻接沟槽的第一侧壁的衬底中。控制栅极具有形成在邻接沟槽的第二侧壁的衬底表面上的第一部分和形成在浮置栅极的上部分上方且从第一部分延伸的第二部分。沟槽的第一侧壁与沟槽的第二侧壁相对。栅极间绝缘层形成在浮置栅极的上部分上并插在浮置栅极和控制栅极之间，漏区形成在邻接控制栅极的衬底的表面中并与沟槽的第二侧壁隔开。

公开(公告)号：CN106024870B

公开(公告)日：2021-08-20

申请号：CN201610173543.2

申请日：2016-03-24

Applicant: 三星电子株式会社

Inventor： 尹彰燮 ,  权赫基 ,  金珉彻

IPC: H01L29/423 ,  H01L21/768

Abstract: 本发明提供了包括栅极接触部分的半导体器件。半导体器件包括衬底。半导体器件包括在衬底上的栅电极。半导体器件包括在栅电极上的栅极接触部分。在一些实施例中，鳍形主体从衬底突出，并且栅电极位于鳍形主体上。而且，在一些实施例中，栅极接触部分部分地位于栅电极中。

公开(公告)号：CN106024870A

公开(公告)日：2016-10-12

申请号：CN201610173543.2

申请日：2016-03-24

Applicant: 三星电子株式会社

Inventor： 尹彰燮 ,  权赫基 ,  金珉彻

IPC: H01L29/423 ,  H01L21/768

CPC classification number: H01L29/0653 ,  H01L21/823871 ,  H01L27/0924 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/4232 ,  H01L21/76895

Abstract: 本发明提供了包括栅极接触部分的半导体器件。半导体器件包括衬底。半导体器件包括在衬底上的栅电极。半导体器件包括在栅电极上的栅极接触部分。在一些实施例中，鳍形主体从衬底突出，并且栅电极位于鳍形主体上。而且，在一些实施例中，栅极接触部分部分地位于栅电极中。

公开(公告)号：CN101118910A

公开(公告)日：2008-02-06

申请号：CN200710126357.4

申请日：2007-06-29

Applicant: 三星电子株式会社

Inventor： 梁陹震 ,  韩晶昱 ,  崔容硕 ,  权赫基

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/0692 ,  G11C16/0416 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

Abstract: 本发明涉及具有垂直沟道的非易失存储装置及其制造方法，公开了半导体闪存单元对，该半导体闪存单元对包括：形成于半导体基板中的第一和第二源极线；在所述源极线之间从半导体基板延伸的半导体柱；形成于半导体柱的相对侧表面上且被沟槽隔离结构分隔的第一和第二电荷存贮结构。在存储单元阵列中分开相邻的半导体柱的x和y节距被选择，由此形成沟槽隔离结构以用于分离设置于半导体柱的相对侧上的电荷存贮结构和导电结构。还披露了制造这样结构的方法，由此可以改善闪存装置尤其是NOR闪存装置的密度。