-
公开(公告)号:CN100533743C
公开(公告)日:2009-08-26
申请号:CN200610106184.5
申请日:2006-07-20
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L27/11524 , G11C16/0433 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L29/66825
Abstract: 本发明提供了一种非易失存储单元,包括:源区和漏区,设置在半导体衬底中并彼此分隔开;源极选择线和漏极选择线,设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案,设置在源极选择线与漏极选择线之间的半导体衬底上方;第一浮置杂质区,设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中;和第二浮置杂质区,设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
-
公开(公告)号:CN100345284C
公开(公告)日:2007-10-24
申请号:CN200410032000.6
申请日:2004-03-31
Applicant: 三星电子株式会社
IPC: H01L21/8247
CPC classification number: H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法,其中,在栅极下面形成一ONO电介质层,并且不论光刻极限如何,利用反向自对准过程,将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准,采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样,可以适当地调整在编程和擦试过程中,俘获的电荷的分散,从而改善SONOS的特性,本发明可以防止在编程和擦试操作后,随着时间变化电荷的再分布。
-
公开(公告)号:CN100466196C
公开(公告)日:2009-03-04
申请号:CN200410010479.3
申请日:2004-11-15
Applicant: 三星电子株式会社
IPC: H01L21/314 , H01L21/336 , H01L29/788
CPC classification number: H01L21/28273 , H01L21/0214 , H01L21/3144 , H01L29/513 , H01L29/7881
Abstract: 在形成半导体器件的方法和根据该方法形成的半导体器件中,在下导电层和上导电层之间提供薄介电层。在一个实施例中,薄介电层由栅极间介电层构成,下导电层由浮置栅极构成,上介电层由晶体管例如非易失性存储单元晶体管的控制栅极构成。使用导致底层的浮置栅极的表面粗糙度减小和导致在浮置栅极上形成薄氮氧化硅层的热处理工艺形成薄介电层。在这种方式中,薄介电层提供了下浮置栅极和上控制栅极之间增强的电容耦合。这还导致晶体管的编程电压、擦除电压和读取电压降低,同时保持阈值电压在希望的范围中。另外,因为假定编程电压降低,则不需要激励电路,所以可以使晶体管和最终存储单元的尺寸小型化并且减轻对电路中高电压区的需要。
-
公开(公告)号:CN1975932A
公开(公告)日:2007-06-06
申请号:CN200610101516.0
申请日:2006-07-12
Applicant: 三星电子株式会社
IPC: G11C16/16
Abstract: 本发明公开了一种非易失半导体存储器,其包括半导体衬底上的第一导电类型的半导体阱区。该半导体阱区在其中具有第二导电类型的公共源极扩散区,该公共源极扩散区在半导体阱区内延伸且与半导体阱区形成P-N整流节。可字节擦除EERPOM存储器阵列提供在半导体阱区内。该可字节擦除EERPOM存储器阵列配置来支持第一和第二多个EEPROM存储器单元的独立擦除,第一和第二多个EEPROM存储器单元电连接到公共源极扩散区。
-
公开(公告)号:CN1901200A
公开(公告)日:2007-01-24
申请号:CN200610106184.5
申请日:2006-07-20
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L27/11524 , G11C16/0433 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L29/66825
Abstract: 本发明提供了一种非易失存储单元,包括:源区和漏区,设置在半导体衬底中并彼此分隔开;源极选择线和漏极选择线,设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案,设置在源极选择线与漏极选择线之间的半导体衬底上方;第一浮置杂质区,设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中;和第二浮置杂质区,设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
-
公开(公告)号:CN1841785A
公开(公告)日:2006-10-04
申请号:CN200610067866.X
申请日:2006-03-13
Applicant: 三星电子株式会社
IPC: H01L29/788 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L27/11521 , H01L21/28273 , H01L27/115 , H01L29/42328 , H01L29/7885
Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说,提供了这样一种分裂栅极储存器件,其具有的架构提供了增强的浮置栅极耦合比,由此能够提高写入和擦除效率和性能。
-
公开(公告)号:CN101615597B
公开(公告)日:2011-04-20
申请号:CN200910139687.6
申请日:2006-07-20
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L21/768 , H01L27/115
CPC classification number: H01L27/11524 , G11C16/0433 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L29/66825
Abstract: 本发明提供了一种非易失存储单元,包括:源区和漏区,设置在半导体衬底中并彼此分隔开;源极选择线和漏极选择线,设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案,设置在源极选择线与漏极选择线之间的半导体衬底上方;第一浮置杂质区,设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中;和第二浮置杂质区,设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
-
公开(公告)号:CN100576568C
公开(公告)日:2009-12-30
申请号:CN200610067866.X
申请日:2006-03-13
Applicant: 三星电子株式会社
IPC: H01L29/788 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L27/11521 , H01L21/28273 , H01L27/115 , H01L29/42328 , H01L29/7885
Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说,提供了这样一种分裂栅极储存器件,其具有的架构提供了增强的浮置栅极耦合比,由此能够提高写入和擦除效率和性能。
-
公开(公告)号:CN1599071A
公开(公告)日:2005-03-23
申请号:CN200410063137.8
申请日:2004-05-20
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11521 , H01L21/28273 , H01L27/115 , H01L27/11524 , H01L29/42324 , H01L29/66825 , H01L29/7841
Abstract: 一种EEPROM单元结构,具有非均匀的栅极电介质厚度,可以包括:一半导体基板;基板上的一存储器晶体管和一选择晶体管;以及在基板中晶体管之间形成的并且部分地延伸到存储器晶体管下面的一浮动结;存储器晶体管中的一栅极电介质层,沿横向被安排到厚度为Ttunnel的隧道区中并且与浮动结的一部分重叠,厚度为Tnear>Ttunnel并且位于隧道区旁边与该选择晶体管对应的近沟道区,以及厚度为Tfar<Tnear并且位于近沟道层旁边与隧道区对应的远沟道区。一种制造这种EEPROM单元结构的相关的方法包括相应的步骤。
-
公开(公告)号:CN1862784A
公开(公告)日:2006-11-15
申请号:CN200510070201.X
申请日:2005-05-10
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76224 , H01L21/823481
Abstract: 提供了一种用于半导体器件的沟槽隔离。该器件包括在沟槽的内表面上形成的绝缘层,并包括至少一含N的CVD氧化物层,以及形成在绝缘层上的氮化物衬垫。
-
-
-
-
-
-
-
-
-