-
公开(公告)号：CN102832221B
公开(公告)日：2016-10-26
申请号：CN201210202070.6
申请日：2012-06-15
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L27/11 , H01L21/8244
Abstract: 一种半导体装置包括延伸在水平方向上的基板和位于基板上的竖直晶体管。竖直晶体管包括：第一扩散区域，位于基板上；沟道区域，位于第一扩散区域上并在相对于基板的水平延伸方向的竖直方向上延伸；第二扩散区域，位于沟道区域上；以及栅极电极，位于沟道区域的侧壁且与其绝缘。水平晶体管设置在基板，该水平晶体管包括：第一扩散区域和第二扩散区域，位于基板上并彼此分隔开；沟道区域，位于基板上并位于第一扩散区域和第二扩散区域之间；以及栅极电极，位于沟道区域上并且与沟道区域隔离。竖直晶体管的栅极电极的一部分和水平晶体管的栅极电极的一部分在相对于基板的竖直方向上位于相同的竖直位置。
-
公开(公告)号：CN1983601A
公开(公告)日：2007-06-20
申请号：CN200610164636.5
申请日：2006-09-04
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/522 , H01L29/78 , H01L21/8242 , H01L21/768 , H01L21/336
CPC classification number: H01L27/10802 , H01L27/108 , H01L27/10844 , H01L27/10885 , H01L27/10891
Abstract: 本发明提供一种动态随机存取存储器(DRAM)，其具有双栅极垂直沟道晶体管。该器件包括柱形有源图案，该柱形有源图案包括与半导体衬底接触的源区、形成在该源区上方的漏区、以及形成在该源区和漏区之间的沟道区。该有源图案设置在单元阵列区中。在该有源图案上，位线布置为沿一方向连接该漏区。在该有源图案之间，字线布置地与该位线交叉。栅极绝缘膜置于该字线和有源图案之间。
-
公开(公告)号：CN107731895A
公开(公告)日：2018-02-23
申请号：CN201710940681.3
申请日：2013-10-10
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L29/06 , H01L27/088 , H01L27/12 , H01L29/423 , H01L29/772 , H01L29/78 , H01L29/786 , H01L21/02 , H01L21/3065 , H01L21/8234
CPC classification number: H01L21/823412 , B82Y99/00 , H01L21/02532 , H01L21/02647 , H01L21/3065 , H01L27/088 , H01L27/1222 , H01L29/0673 , H01L29/42392 , H01L29/772 , H01L29/7843 , H01L29/78651 , H01L29/78696 , Y10S977/762 , Y10S977/938
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。
-
公开(公告)号：CN102832221A
公开(公告)日：2012-12-19
申请号：CN201210202070.6
申请日：2012-06-15
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L27/11 , H01L21/8244
Abstract: 一种半导体装置包括延伸在水平方向上的基板和位于基板上的竖直晶体管。竖直晶体管包括：第一扩散区域，位于基板上；沟道区域，位于第一扩散区域上并在相对于基板的水平延伸方向的竖直方向上延伸；第二扩散区域，位于沟道区域上；以及栅极电极，位于沟道区域的侧壁且与其绝缘。水平晶体管设置在基板，该水平晶体管包括：第一扩散区域和第二扩散区域，位于基板上并彼此分隔开；沟道区域，位于基板上并位于第一扩散区域和第二扩散区域之间；以及栅极电极，位于沟道区域上并且与沟道区域隔离。竖直晶体管的栅极电极的一部分和水平晶体管的栅极电极的一部分在相对于基板的竖直方向上位于相同的竖直位置。
-
公开(公告)号：CN1832202B
公开(公告)日：2010-05-12
申请号：CN200610004708.X
申请日：2006-01-27
Applicant: 财团法人SEOUL大学校产学协力财团 , 三星电子株式会社
IPC: H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247 , G11C16/02
Abstract: 本发明涉及一种在有源区域具有多层掺杂层的电荷陷阱闪存单元和利用该闪存单元的存储阵列及其操作方法。本发明的电荷陷阱存储单元和已知技术相比所具备的特征是其有源区域内适当形成多层掺杂层。并且，和源区及漏区形成PN结的部分，将通过所述多层掺杂层诱导电子进行带间穿隧，并于预定的负偏置电压条件下，加速所述隧穿电子，从而产生雪崩现象。由此，本发明的存储阵列通过把所述雪崩现象中所生成的空穴注入到每个存储单元的多层介电层的方式进行程序化操作；而进行擦除操作时，则采取通过FN隧穿方式把通道中的电子注入到每个单元的多层介电层中的方式。
-
Patent Agency Ranking
公开(公告)号：CN1933163A
公开(公告)日：2007-03-21
申请号：CN200610153746.1
申请日：2006-09-15
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768 , G11C16/04 , G11C11/56
CPC classification number: H01L27/115 , H01L27/11519 , H01L27/11568 , H01L29/792 , H01L29/7926
Abstract: 一种非易失性半导体存储器件，包括：多个柱子，从半导体衬底向上突起并具有各个顶表面和相对侧壁；在柱子的顶表面上并沿着第一方向连接一行柱子的位线；在多个柱子之一的相对侧壁上并在位线之下横跨的字线对；以及在字线对的分别一个和多个柱子之一之间插入的存储器层对。一种制造非易失性半导体存储器件的方法，包括：选择性地蚀刻半导体衬底，以形成多个具有相对侧壁并沿着一方向排列的条；沿着条的侧壁形成存储器层和字线；选择性地蚀刻条，以形成多个柱子；以及形成位线，其连接柱子并在字线之上横跨。
-
公开(公告)号：CN111312801B
公开(公告)日：2025-01-21
申请号：CN201910949506.X
申请日：2019-10-08
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 提供了一种半导体装置。半导体装置包括在第一方向上延伸的栅极结构。半导体装置包括有源图案，其与栅极结构相交并具有在第一方向上的宽度和在第二方向上的高度。宽度小于高度。另外，半导体装置包括电连接到有源图案的源极/漏极区。
-
公开(公告)号：CN100440372C
公开(公告)日：2008-12-03
申请号：CN03104485.9
申请日：2003-02-17
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , B82Y10/00
Abstract: 一种磁阻随机存取存储器，包括MOS晶体管、下电极、第一磁层、介电阻挡层、第二磁层、上电极、第二栅极及位线。MOS晶体管由在半导体衬底上的第一栅极和源结及漏结构成。下电极和源结相连。第一磁层形成在下电极上。介电阻挡层形成在第一磁层上，并至少包括铝和铪，和第一磁层一道形成势阱。第二磁层形成在和第一磁层相对的介电阻挡层上。上电极形成在第二磁层上。第二栅极插在第一栅极和下电极之间，用于控制第一磁层和第二磁层中之一的磁数据。位线和第一栅极垂直，和上电极实现电连接。如添加有铪的氧化铝层这种氧化层作为阻挡层，则可改善阻挡层的特性，从而增加磁阻比。可改善磁阻随机存取存储器的数据存储能力。
-
公开(公告)号：CN1832202A
公开(公告)日：2006-09-13
申请号：CN200610004708.X
申请日：2006-01-27
Applicant: 财团法人SEOUL大学校产学协力财团 , 三星电子株式会社
IPC: H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247 , G11C16/02
Abstract: 本发明涉及一种在有源区域具有多层掺杂层的电荷陷阱闪存单元和利用该闪存单元的存储阵列及其操作方法。本发明的电荷陷阱存储单元和已知技术相比所具备的特征是其有源区域内适当形成多层掺杂层。并且，和源区及漏区形成PN结的部分，将通过所述多层掺杂层诱导电子进行带间穿隧，并于预定的负偏置电压条件下，加速所述隧穿电子，从而产生雪崩现象。由此，本发明的存储阵列通过把所述雪崩现象中所生成的正孔注入到每个存储单元的多层介电层的方式进行程序化操作；而进行擦除操作时，则采取通过FN隧穿方式把通道中的电子注入到每个单元的多层介电层中的方式。
-
公开(公告)号：CN1462036A
公开(公告)日：2003-12-17
申请号：CN03104485.9
申请日：2003-02-17
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , B82Y10/00
Abstract: 一种磁阻随机存取存储器，包括MOS晶体管、下电极、第一磁层、介电阻挡层、第二磁层、上电极、第二栅极及位线。MOS晶体管由在半导体衬底上的第一栅极和源结及漏结构成。下电极和源结相连。第一磁层形成在下电极上。介电阻挡层形成在第一磁层上，并至少包括铝和铪，和第一磁层一道形成势阱。第二磁层形成在和第一磁层相对的介电阻挡层上。上电极形成在第二磁层上。第二栅极插在第一栅极和下电极之间，用于控制第一磁层和第二磁层中之一的磁数据。位线和第一栅极垂直，和上电极实现电连接。如添加有铪的氧化铝层这种氧化层作为阻挡层，则可改善阻挡层的特性，从而增加磁阻比。可改善磁阻随机存取存储器的数据存储能力。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
