公开(公告)号：CN1828900B

公开(公告)日：2011-04-06

申请号：CN200610004555.9

申请日：2006-01-27

Applicant: 三星电子株式会社

Inventor： 姜相宇 ,  韩晶昱 ,  金龙泰 ,  尹胜范

IPC: H01L27/088 ,  H01L21/8234

Abstract: 半导体器件包括具有垂直栅电极的晶体管。在晶体管结构中，半导体图案具有面对横向方向的第一和第二侧面、以及面对纵向方向的第三和第四侧面。栅极图案设置与半导体图案的第一和第二侧面相邻。杂质图案直接接触半导体图案的第三或第四侧面。栅极绝缘图案夹置于栅极图案和半导体图案之间。

公开(公告)号：CN100481351C

公开(公告)日：2009-04-22

申请号：CN200510065634.6

申请日：2005-02-04

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/8239 ,  H01L29/788 ,  H01L27/10

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/7885

Abstract: 提供了具有自对准的浮栅和控制栅结构的非易失分裂栅存储器单元和用于制造该存储器单元的示例性工艺，其对于分裂栅元件的相对长度和间隔提供了改善的尺寸控制。每个控制栅包括在相关浮栅的至少一部分的上方延伸的突出部分，该突出部分的尺寸由第一牺牲多晶硅间隙壁确定，当其被除去时，在中间绝缘结构中产生凹陷区域。然后形成控制栅以作为与中间绝缘结构相邻的多晶硅间隙壁，延伸到凹陷区域中的间隙壁部分决定了突出部分的尺寸和间隔以及将分裂栅电极的上部隔开的多晶硅间氧化物的厚度，由此提供改善的性能和可制造性。

公开(公告)号：CN100576568C

公开(公告)日：2009-12-30

申请号：CN200610067866.X

申请日：2006-03-13

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328 ,  H01L29/7885

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供了增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN100495732C

公开(公告)日：2009-06-03

申请号：CN200410100545.6

申请日：2004-09-15

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/4232 ,  H01L29/792

Abstract: 本发明涉及局部长度氮化物SONOS器件及其制造方法，其中提供一个局部长度氮化物浮栅结构，用于减少或避免氮化物浮栅中的横向电子迁移。该结构包括一个导致器件具有较低的阈值电压的薄栅氧化物。另外，局部长度氮化物层是自对准的，这避免氮化物的对准偏差，因此导致器件间阈值电压变化的减小。

公开(公告)号：CN1599071A

公开(公告)日：2005-03-23

申请号：CN200410063137.8

申请日：2004-05-20

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  韩晶昱 ,  尹胜范 ,  朴成佑

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7841

Abstract: 一种EEPROM单元结构，具有非均匀的栅极电介质厚度，可以包括：一半导体基板；基板上的一存储器晶体管和一选择晶体管；以及在基板中晶体管之间形成的并且部分地延伸到存储器晶体管下面的一浮动结；存储器晶体管中的一栅极电介质层，沿横向被安排到厚度为Ttunnel的隧道区中并且与浮动结的一部分重叠，厚度为Tnear＞Ttunnel并且位于隧道区旁边与该选择晶体管对应的近沟道区，以及厚度为Tfar＜Tnear并且位于近沟道层旁边与隧道区对应的远沟道区。一种制造这种EEPROM单元结构的相关的方法包括相应的步骤。

公开(公告)号：CN100466196C

公开(公告)日：2009-03-04

申请号：CN200410010479.3

申请日：2004-11-15

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  徐辅永 ,  朴成佑 ,  朴志薰

IPC: H01L21/314 ,  H01L21/336 ,  H01L29/788

CPC classification number: H01L21/28273 ,  H01L21/0214 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/7881

Abstract: 在形成半导体器件的方法和根据该方法形成的半导体器件中，在下导电层和上导电层之间提供薄介电层。在一个实施例中，薄介电层由栅极间介电层构成，下导电层由浮置栅极构成，上介电层由晶体管例如非易失性存储单元晶体管的控制栅极构成。使用导致底层的浮置栅极的表面粗糙度减小和导致在浮置栅极上形成薄氮氧化硅层的热处理工艺形成薄介电层。在这种方式中，薄介电层提供了下浮置栅极和上控制栅极之间增强的电容耦合。这还导致晶体管的编程电压、擦除电压和读取电压降低，同时保持阈值电压在希望的范围中。另外，因为假定编程电压降低，则不需要激励电路，所以可以使晶体管和最终存储单元的尺寸小型化并且减轻对电路中高电压区的需要。

公开(公告)号：CN1841785A

公开(公告)日：2006-10-04

申请号：CN200610067866.X

申请日：2006-03-13

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328 ,  H01L29/7885

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供了增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN1828900A

公开(公告)日：2006-09-06

申请号：CN200610004555.9

申请日：2006-01-27

Applicant: 三星电子株式会社

Inventor： 姜相宇 ,  韩晶昱 ,  金龙泰 ,  尹胜范

IPC: H01L27/088 ,  H01L21/8234

Abstract: 半导体器件包括具有垂直栅电极的晶体管。在晶体管结构中，半导体图案具有面对横向方向的第一和第二侧面、以及面对纵向方向的第三和第四侧面。栅极图案设置与半导体图案的第一和第二侧面相邻。杂质图案直接接触半导体图案的第三或第四侧面。栅极绝缘图案夹置于栅极图案和半导体图案之间。

公开(公告)号：CN1722446A

公开(公告)日：2006-01-18

申请号：CN200510083355.2

申请日：2005-07-12

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱 ,  金龙泰

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/7885

Abstract: 本发明涉及一种形成分裂栅极非易失存储单元的方法。该方法可以包括形成自对准于在其之间的场氧化物区的第一和第二相邻浮置栅极。形成氧化物层来覆盖第一和第二相邻浮置栅极和场氧化物区，氧化物层将第一和第二相邻浮置栅极彼此电隔离。在第一和第二相邻浮置栅极上的氧化物层上形成控制栅极。本发明还公开了如此形成的分裂栅极非易失存储单元。

公开(公告)号：CN1661784A

公开(公告)日：2005-08-31

申请号：CN200510065634.6

申请日：2005-02-04

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/8239 ,  H01L29/788 ,  H01L27/10

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/7885

Abstract: 提供了具有自对准的浮栅和控制栅结构的非易失分裂栅存储器单元和用于制造该存储器单元的示例性工艺，其对于分裂栅元件的相对长度和间隔提供了改善的尺寸控制。每个控制栅包括在相关浮栅的至少一部分的上方延伸的突出部分，该突出部分的尺寸由第一牺牲多晶硅间隙壁确定，当其被除去时，在中间绝缘结构中产生凹陷区域。然后形成控制栅以作为与中间绝缘结构相邻的多晶硅间隙壁，延伸到凹陷区域中的间隙壁部分决定了突出部分的尺寸和间隔以及将分裂栅电极的上部隔开的多晶硅间氧化物的厚度，由此提供改善的性能和可制造性。