非易失存储器集成电路器件及其制造方法

    公开(公告)号:CN101075620B

    公开(公告)日:2012-03-21

    申请号:CN200710103469.8

    申请日:2007-05-18

    CPC classification number: H01L27/115 H01L27/11521 H01L27/11524

    Abstract: 本发明公开了一种非易失存储器集成电路器件及其制造方法。所述非易失存储器集成电路器件包括半导体衬底、字线和选择线、以及浮置结区、位线结区和公共源极区。半导体衬底具有多个基本矩形场区,且每个基本矩形场区的短边和长边分别平行于矩阵的行和列方向。字线和选择线在半导体衬底上平行于行方向延伸,字线穿过排列在行方向的多个基本矩形场区,且选择线与排列在矩阵的行方向的基本矩形场区部分重叠,从而基本矩形场区的长边的重叠部分和重叠的基本矩形场区的重叠的短边位于选择线下。浮置结区,形成于半导体衬底内在字线和选择线之间;位线结区,形成与浮置结区相对;和公共源极区,与浮置结区相对形成。

    非易失存储器集成电路器件及其制造方法

    公开(公告)号:CN101075620A

    公开(公告)日:2007-11-21

    申请号:CN200710103469.8

    申请日:2007-05-18

    CPC classification number: H01L27/115 H01L27/11521 H01L27/11524

    Abstract: 本发明公开了一种非易失存储器集成电路器件及其制造方法。所述非易失存储器集成电路器件包括半导体衬底、字线和选择线、以及浮置结区、位线结区和公共源极区。半导体衬底具有多个基本矩形场区,且每个基本矩形场区的短边和长边分别平行于矩阵的行和列方向。字线和选择线在半导体衬底上平行于行方向延伸,字线穿过排列在行方向的多个基本矩形场区,且选择线部分重叠排列在矩阵的行方向的基本矩形场区,从而基本矩形场区的长边的重叠部分和重叠的基本矩形场区的重叠的短边位于选择线下。浮置结区,形成于半导体衬底内在字线和选择线之间;位线结区,形成与浮置结区相对;和公共源极区,与浮置结区相对形成。

Patent Agency Ranking