公开(公告)号：CN107946197A

公开(公告)日：2018-04-20

申请号：CN201710946013.1

申请日：2017-10-11

Applicant: 三星电子株式会社

Inventor： 皮在贤 ,  李镐珍 ,  金泰成 ,  文光辰 ,  安振镐 ,  李来寅

IPC: H01L21/48 ,  H01L21/50

Abstract: 一种制造半导体封装的方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

公开(公告)号：CN107240588A

公开(公告)日：2017-10-10

申请号：CN201710187317.4

申请日：2017-03-27

Applicant: 三星电子株式会社

Inventor： 车永山 ,  尹童奎 ,  金泰成

IPC: H01L27/11578

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578

Abstract: 一种半导体装置包括包含单元阵列区和外围电路区的基底。半导体装置还包括设置在单元阵列区中并包括连接到位线的多个单元串的单元阵列。位线在第一方向上延伸。半导体装置附加地包括设置在外围电路区中并包括在与第一方向交叉的第二方向上布置的多个第一单元的第一单元行。第一方向和第二方向平行于基底的上表面。半导体装置还包括多条第一互连线和多条第一电源线，所述多条第一互连线均具有在第一方向上的纵向轴并连接到多个第一单元，所述多条第一电源线在第二方向上延伸并通过第一互连线连接到多个第一单元。

公开(公告)号：CN100573715C

公开(公告)日：2009-12-23

申请号：CN200610059257.X

申请日：2006-02-05

Applicant: 三星电子株式会社

Inventor： 金泰成 ,  金奎泓

IPC: G11C16/02 ,  G11C17/16

CPC classification number: G11C29/021 ,  G11C16/04 ,  G11C16/0425 ,  G11C29/028 ,  G11C29/789 ,  G11C29/82

Abstract: 提供了一种闪速存储设备，包括闪速单元阵列、第一闪速熔丝单元熔断电路、第二闪速熔丝单元熔断电路、第三闪速熔丝单元熔断电路以及多个熔丝感测放大电路。第一、第二和第三闪速熔丝单元熔断电路都与闪速单元阵列共享位线，并具有闪速熔丝单元。第一闪速熔丝单元熔断电路可以用于控制闪速单元阵列和外部逻辑电路之间的连接。第二闪速熔丝单元熔断电路可以用于将有缺陷的单元的地址变成冗余单元的地址。第三闪速熔丝单元熔断电路可以用于控制DC电平，其用以调整在闪速存储设备的生产过程中使用的参考值。熔丝感测放大电路分别与位线耦合，以从位线读取数据。

公开(公告)号：CN1961301A

公开(公告)日：2007-05-09

申请号：CN200580017727.X

申请日：2005-05-24

Applicant: 三星电子株式会社

Inventor： 吴润相 ,  金泰成 ,  金信韩 ,  郑勍任

IPC: G06F13/12

CPC classification number: H04L63/0869 ,  G06F9/544 ,  G06F21/10 ,  G06F21/79 ,  H04L63/0428

Abstract: 提供一种在便携式存储装置和数字装置之间运行多个应用的设备和方法。该方法包括：打开通过物理信道从数字装置到便携式存储装置的至少两个逻辑信道；通过打开的逻辑信道在数字装置的多个应用和便携式存储装置的多个应用之间发送和接收数据；以及在完成数据的发送和接收后关闭逻辑信道。

公开(公告)号：CN1860471A

公开(公告)日：2006-11-08

申请号：CN200580001106.2

申请日：2005-02-28

Applicant: 三星电子株式会社

Inventor： 李炳来 ,  金泰成 ,  郑勍任 ,  吴润相

IPC: G06F17/00

CPC classification number: G06F21/10 ,  G06F21/78

Abstract: 提供一种数字权限管理(DRM)结构、一种便携式存储装置以及一种使用该便携式存储装置的内容管理方法以使权限对象或加密的内容的移动变得容易。该数字权限管理结构包括：安全部分，包括对已由主机装置进行加密的信息进行解密所需的私钥信息和密码方法；限制部分，包括与主机装置认证所需的认证信息和关于内容的权限对象信息；以及数据部分，包括主机装置尝试访问的加密的内容。

公开(公告)号：CN110610923B

公开(公告)日：2025-04-04

申请号：CN201910504531.7

申请日：2019-06-12

Applicant: 三星电子株式会社

Inventor： 洪义官 ,  金泰成

IPC: H01L23/538 ,  H01L21/768

Abstract: 提供了一种半导体器件、一种半导体封装件和一种制造半导体器件的方法。所述半导体器件包括：第一结构，所述第一结构包括第一导电图案，所述第一导电图案在所述第一结构的上部被暴露；模制层，所述模制层覆盖所述第一导电图案；第二结构，所述第二结构位于所述模制层上；以及贯穿通路，所述贯穿通路穿过所述第二结构和所述模制层，所述贯穿通路电连接到所述第一导电图案，所述贯穿通路包括位于所述第二结构中的第一通路部分和位于所述模制层中的第二通路部分，所述第二通路部分连接到所述第一通路部分，所述第二通路部分的上部具有第一宽度，所述第二通路部分的中间部分具有大于所述第一宽度的第二宽度。

公开(公告)号：CN111162048B

公开(公告)日：2024-12-20

申请号：CN201910627454.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  朴秀晶 ,  金泰成 ,  文光辰 ,  林东灿 ,  崔朱逸

IPC: H01L23/485 ,  H01L23/528 ,  H01L21/768

Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。

公开(公告)号：CN119028996A

公开(公告)日：2024-11-26

申请号：CN202410436991.1

申请日：2024-04-11

Applicant: 三星电子株式会社

Inventor： 李准京 ,  金泰成 ,  李镐珍 ,  林东灿 ,  黄载元

IPC: H01L27/146

Abstract: 本公开提供了一种半导体器件制造方法，包括：形成下芯片和上芯片；以及将下芯片和上芯片彼此接合。形成下芯片包括：提供下衬底；顺序地形成下层间绝缘膜和预下粘合膜；蚀刻预下粘合膜和下层间绝缘膜的部分以形成下沟槽；使用溅射工艺来形成第一下籽晶膜和第二下籽晶膜。形成上芯片包括：提供上衬底；顺序地形成上层间绝缘膜和预上层粘合膜；蚀刻预上层粘合膜和上层间绝缘膜的部分以形成上沟槽；使用溅射工艺来形成第一上籽晶膜和第二上籽晶膜。

公开(公告)号：CN117437882A

公开(公告)日：2024-01-23

申请号：CN202310770379.3

申请日：2023-06-28

Applicant: 三星电子株式会社

Inventor： 李昌柱 ,  金秀容 ,  金泰成 ,  许峻豪

IPC: G09G3/3225 ,  G09G3/00 ,  G09G3/20 ,  G09G3/3208 ,  G09G3/32 ,  G09G3/36

Abstract: 一种用于从主机接收图像数据并驱动显示面板的显示驱动电路，该显示驱动电路包括：接口，被配置为从主机接收图像数据；以及定时控制器，被配置为控制用于唤醒处于低功率模式的主机的第一中断信号以及基于发光控制信号控制第二中断信号，其中发光控制信号用于控制显示面板中包括的像素的发光时间，并且其中定时控制器还被配置为基于响应于第一中断信号和第二中断信号，图像数据是否已经开始从主机被接收来控制第二中断信号的电平。

公开(公告)号：CN113451256A

公开(公告)日：2021-09-28

申请号：CN202011555509.4

申请日：2020-12-24

Applicant: 三星电子株式会社

Inventor： 曹昭惠 ,  姜泌圭 ,  文光辰 ,  金泰成

IPC: H01L23/498 ,  H01L21/768

Abstract: 公开了一种集成电路半导体器件，包括：衬底，包括第一表面和与第一表面相对的第二表面；沟槽，在衬底中，沟槽从衬底的第一表面朝向衬底的第二表面延伸；硅通孔(TSV)着陆部，在沟槽中，TSV着陆部具有与衬底的第一表面间隔开的第一部分，以及第一部分与衬底的第一表面之间的第二部分，第一部分比第二部分宽；TSV孔，在衬底中，TSV孔从衬底的第二表面延伸并且与TSV着陆部的底表面对齐；以及TSV，在TSV孔中并且与TSV着陆部的底表面接触。