公开(公告)号：CN103137173B

公开(公告)日：2017-05-24

申请号：CN201210507899.7

申请日：2012-12-03

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  姜荣珉 ,  李贤珠

IPC: G11C5/02 ,  G11C8/08 ,  G11C8/14

CPC classification number: G11C8/10 ,  G11C8/08 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1659

Abstract: 本发明提供了高密度半导体存储器件。该器件可以包括：单元阵列区，包括下结构、上结构和选择结构，该选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。该解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。

公开(公告)号：CN104681090A

公开(公告)日：2015-06-03

申请号：CN201410586479.1

申请日：2014-10-28

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  金大元

IPC: G11C16/10 ,  G11C16/06

CPC classification number: G11C13/004 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1677 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2213/76 ,  G11C2213/79

Abstract: 提供一种控制单元晶体管的接口状态提高感测界限的电阻存储装置。存储系统可包括：存储装置，具有电连接到多条位线和多条字线的非易失性存储单元的阵列。所述非易失性存储单元可包括与相应单元晶体管电串联连接的各个非易失性电阻装置。还提供可连接到所述存储装置的控制器。所述控制器可被配置为在将数据写入到所述存储装置中的操作期间利用支持(i)非易失性电阻装置和(ii)单元晶体管内的接口状态的双编程的信号来驱动所述存储装置。

公开(公告)号：CN1485895A

公开(公告)日：2004-03-31

申请号：CN03132862.8

申请日：2003-07-24

Applicant: 三星电子株式会社

Inventor： 李宰圭

IPC: H01L21/76 ,  H01L21/302 ,  H01L21/265

CPC classification number: H01L27/10844 ,  H01L21/76237 ,  H01L21/823481 ,  H01L21/823493

Abstract: 提供一种使用低能离子注入形成半导体器件的浅阱的方法。在一个实施例中，使用低能、高剂量离子注入工艺形成阱区至沟槽隔离层的深度。

公开(公告)号：CN1131558C

公开(公告)日：2003-12-17

申请号：CN99109408.5

申请日：1999-06-29

Applicant: 三星电子株式会社

Inventor： 金奇南 ,  李宰圭 ,  沈载勋

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L27/10844 ,  H01L21/762 ,  H01L21/765 ,  H01L27/10805 ,  H01L27/10873

Abstract: 本发明通过采用浅槽隔离(STI)中的导电屏蔽层，为亚微米隔离间距的DRAM提供具有低掺杂衬底和与有源宽度无关的阈值电压的无窄沟道效应的DRAM单元晶体管结构。所得到的单元晶体管结构大大消除了从栅和邻近存储节点结经过浅槽隔离的寄生E场穿透，并且非常适用于Gbit规模DRAM技术。用负电压偏置导电屏蔽层，以便最小化衬底中的侧壁耗尽。

公开(公告)号：CN117497546A

公开(公告)日：2024-02-02

申请号：CN202310904632.X

申请日：2023-07-21

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  李汀鎭 ,  赵东锡

IPC: H01L27/146

Abstract: 公开了一种图像传感器，所述图像传感器包括：第一基底，包括模拟块和数字块；隔离结构，延伸穿过第一基底，并且将模拟块与数字块分开；第一晶体管，在数字块上；第二晶体管，在模拟块上；布线，在第二晶体管上，并且电连接到第二晶体管；第二基底，在布线上；滤色器阵列层，在第二基底上，并且包括滤色器；微透镜，在滤色器阵列层上；光感测元件，第二基底中；传输栅极(TG)，延伸穿过第二基底的下部且与光感测元件相邻；以及浮置扩散区域(FD)，在第二基底的下部处与TG相邻，并且电连接到布线。

公开(公告)号：CN111556259B

公开(公告)日：2023-11-17

申请号：CN202010030252.4

申请日：2020-01-13

Applicant: 三星电子株式会社

Inventor： 徐珉雄 ,  李宰圭

IPC: H04N25/76 ,  H04N25/77 ,  H04N25/78 ,  H04N25/772

Abstract: 图像传感器包括多个像素。多个像素中的每一个包括：光电检测器，所述光电检测器包括响应于入射在其上的光输出检测信号的光电转换元件；比较器，将光电检测器的检测信号与斜坡信号进行比较，并响应于此输出比较信号；多个第一存储器单元，使用比较器的比较信号存储对应于检测信号的第一电压电平的第一计数值，并通过多个传输线输出第一计数值；以及多个第二存储器单元，使用比较器的比较信号存储对应于检测信号的第二电压电平的第二计数值，并通过多个传输线输出第二计数值。

公开(公告)号：CN109728015B

公开(公告)日：2023-10-24

申请号：CN201811243122.8

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  崔赫洵 ,  金升埴

IPC: H01L27/146 ,  H04N25/76

Abstract: 提供了包括能够在非常短的时间内建立输出电压以实现高速图像传感器的结构的图像传感器。该图像传感器包括：像素区域，其中设置光电二极管(PD)和传输晶体管(Tr)，传输晶体管(Tr)被配置为将PD中累积的电荷传输到浮置扩散(FD)区域；以及Tr区域，其与像素区域相邻设置，并包括第一Tr、第二Tr和第三Tr，其中设置在第一Tr的第一栅电极下方的第一栅极氧化物膜和设置在第二Tr的第二栅电极下方的第二栅极氧化物膜包括比传输Tr的栅极氧化物膜薄的沟道氧化物膜。

公开(公告)号：CN109801932A

公开(公告)日：2019-05-24

申请号：CN201811358377.9

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  金永灿 ,  金升埴

IPC: H01L27/146 ,  H04N5/357 ,  H04N5/369

Abstract: 一种图像传感器和一种电子装置，该图像传感器包括：多个像素，所述多个像素的每个像素包括光电二极管和对应于光电二极管的转移晶体管、复位晶体管、源极跟随器晶体管和选择晶体管；多个第一互连线，所述多个第一互连线连接到转移晶体管、复位晶体管和选择晶体管的栅极，所述多个第一互连线在第一方向上延伸；以及连接到选择晶体管的源极区的多个第二互连线，所述多个第二互连线在交叉第一方向的第二方向上延伸，其中所述多个第一互连线或所述多个第二互连线在其中安置像素的像素区域之外的外围区域上包括虚设线。

公开(公告)号：CN108257988A

公开(公告)日：2018-07-06

申请号：CN201711306044.7

申请日：2017-12-11

Applicant: 三星电子株式会社

Inventor： 高宗贤 ,  李宰圭

IPC: H01L27/146

CPC classification number: H01L27/14612 ,  H01L27/14636 ,  H01L27/14638 ,  H01L27/14641 ,  H01L27/14643 ,  H01L27/14683

Abstract: 本公开提供了图像传感器。一种用于确保光电二极管的面积的图像传感器包括像素区域和邻近像素区域的晶体管区域。像素区域可以包括光电二极管和浮置扩散区。晶体管区域可以包括沿像素区域的边缘延伸的晶体管。晶体管区域中的晶体管可以包括重置晶体管、一个或更多个源极跟随器晶体管以及一个或更多个选择晶体管，重置晶体管和与该重置晶体管相邻的一个源极跟随器晶体管可以共用公共漏极区。源极跟随器晶体管和选择晶体管中的两个相邻的晶体管可以每个共用该两个相邻的晶体管之间的公共源极区或公共漏极区。

公开(公告)号：CN108133936A

公开(公告)日：2018-06-08

申请号：CN201711234913.X

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  李宰圭 ,  徐基皙 ,  洪亨善 ,  黄有商 ,  高宽协

IPC: H01L27/108 ,  H01L27/22 ,  G11C11/406 ,  G11C11/408

CPC classification number: G11C14/0036 ,  G11C7/10 ,  G11C11/005 ,  G11C14/0045 ,  G11C14/0081 ,  G11C14/009 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10829 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/222 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L29/0847 ,  H01L29/4236 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1608 ,  H01L27/10805 ,  G11C11/40615 ,  G11C11/4087

Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。