公开(公告)号：CN1131558C

公开(公告)日：2003-12-17

申请号：CN99109408.5

申请日：1999-06-29

Applicant: 三星电子株式会社

Inventor： 金奇南 ,  李宰圭 ,  沈载勋

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L27/10844 ,  H01L21/762 ,  H01L21/765 ,  H01L27/10805 ,  H01L27/10873

Abstract: 本发明通过采用浅槽隔离(STI)中的导电屏蔽层，为亚微米隔离间距的DRAM提供具有低掺杂衬底和与有源宽度无关的阈值电压的无窄沟道效应的DRAM单元晶体管结构。所得到的单元晶体管结构大大消除了从栅和邻近存储节点结经过浅槽隔离的寄生E场穿透，并且非常适用于Gbit规模DRAM技术。用负电压偏置导电屏蔽层，以便最小化衬底中的侧壁耗尽。

公开(公告)号：CN1227719C

公开(公告)日：2005-11-16

申请号：CN99109051.9

申请日：1999-06-15

Applicant: 三星电子株式会社

Inventor： 梁元硕 ,  金奇南 ,  沈载勋 ,  李宰圭

IPC: H01L21/316 ,  H01L21/28

CPC classification number: H01L27/10844 ,  H01L21/823462

Abstract: 一种用于制造具有不同栅氧化物层的半导体器件的方法。根据有源区尺寸控制氧化作用，从而使氧化物在较宽有源宽度(外围区)生长得薄，而在较窄有源宽度(单元阵列区)生长得厚。在具有不同有源区的半导体衬底上形成栅图形。形成栅间隔层，然后进行与有源尺寸相关的氧化工艺，从而生长不同的氧化物层。

公开(公告)号：CN1241027A

公开(公告)日：2000-01-12

申请号：CN99109408.5

申请日：1999-06-29

Applicant: 三星电子株式会社

Inventor： 金奇南 ,  李宰圭 ,  沈载勋

IPC: H01L21/76

CPC classification number: H01L27/10844 ,  H01L21/762 ,  H01L21/765 ,  H01L27/10805 ,  H01L27/10873

Abstract: 本发明通过采用浅槽隔离(STI)中的导电屏蔽层,为亚微米隔离间距的DRAM提供具有低掺杂衬底和与有源宽度无关的阈值电压的无窄沟道效应的DRAM单元晶体管结构。所得到的单元晶体管结构大大消除了从栅和邻近存储节点结经过浅槽隔离的寄生E场穿透,并且非常适用于Gbit规模DRAM技术。用负电压偏置导电屏蔽层,以便最小化衬底中的侧壁耗尽。

公开(公告)号：CN1239819A

公开(公告)日：1999-12-29

申请号：CN99109051.9

申请日：1999-06-15

Applicant: 三星电子株式会社

Inventor： 梁元硕 ,  金奇南 ,  沈载勋 ,  李宰圭

IPC: H01L21/316 ,  H01L21/28

CPC classification number: H01L27/10844 ,  H01L21/823462

Abstract: 一种用于制造具有不同栅氧化物层的半导体器件的方法。根据有源区尺寸控制氧化作用，从而使氧化物在较宽有源宽度(外围区)生长得薄，而在较窄有源宽度(单元阵列区)生长得厚。在具有不同有源区的半导体衬底上形成栅图形。形成栅间隔层，然后进行与有源尺寸相关的氧化工艺，从而生长不同的氧化物层。