公开(公告)号：CN103137173B

公开(公告)日：2017-05-24

申请号：CN201210507899.7

申请日：2012-12-03

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  姜荣珉 ,  李贤珠

IPC: G11C5/02 ,  G11C8/08 ,  G11C8/14

CPC classification number: G11C8/10 ,  G11C8/08 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1659

Abstract: 本发明提供了高密度半导体存储器件。该器件可以包括：单元阵列区，包括下结构、上结构和选择结构，该选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。该解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。

公开(公告)号：CN103137173A

公开(公告)日：2013-06-05

申请号：CN201210507899.7

申请日：2012-12-03

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  姜荣珉 ,  李贤珠

IPC: G11C5/02 ,  G11C8/08 ,  G11C8/14

CPC classification number: G11C8/10 ,  G11C8/08 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1659

Abstract: 本发明提供了高密度半导体存储器件。该器件可以包括：单元阵列区，包括下结构、上结构和选择结构，该选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。该解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。