-
公开(公告)号：CN101587747A
公开(公告)日：2009-11-25
申请号：CN200910203082.9
申请日：2009-05-19
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/3454
Abstract: 本发明公开了一种NAND闪速存储器器件及其制造方法。一种集成电路包括NAND串，该NAND串包括位于串联连接的存储器贮存单元MC的任一末端的串选择晶体管SST和地选择晶体管GST。存储器贮存单元的每个是具有浮置栅的存储器晶体管，并且串选择晶体管SST和地选择晶体管GST中的至少一个是具有浮置栅的存储器晶体管。可编程的串选择晶体管SST和地选择晶体管GST的阈值电压Vth是可变的和用户可控的，并不需要在制造过程中通过注入来创建。存储块中的可编程的串选择晶体管SST和地选择晶体管GST中的每个可以用于存储随机数据，由此增大了闪速存储器器件的存储器贮存能力。
-
公开(公告)号：CN101140937A
公开(公告)日：2008-03-12
申请号：CN200710149637.7
申请日：2007-09-10
Applicant: 三星电子株式会社
Inventor： 李云京
IPC: H01L27/115 , H01L29/423 , H01L21/8247 , H01L21/28
CPC classification number: H01L29/7881 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L29/42324 , H01L29/42336 , H01L29/513
Abstract: 本发明提供了一种非易失存储器结构的制造方法和一种非易失存储器结构，该非易失存储器结构包括多个电荷存储图案，其中相邻电荷存储图案之间的电耦合距离(Lc)大于相邻电荷存储图案之间的直接几何距离(Ls)。
-
-
公开(公告)号：CN110600476A
公开(公告)日：2019-12-20
申请号：CN201910448552.1
申请日：2019-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 一种半导体器件及制造该半导体器件的方法，包括：通过在衬底上交替堆叠模制绝缘层和初步牺牲层来形成初步堆叠结构；形成穿过所述初步堆叠结构的沟道孔；以及通过所述沟道孔将所述初步牺牲层转换成牺牲层，并且所述牺牲层的厚度大于所述初步牺牲层的厚度。
-
Patent Agency Ranking
公开(公告)号：CN102467965B
公开(公告)日：2017-03-01
申请号：CN201110363170.2
申请日：2011-11-16
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/0483 , G11C16/16 , G11C16/30 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN102682847A
公开(公告)日：2012-09-19
申请号：CN201210057997.5
申请日：2012-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , H01L27/1157 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置及其操作方法。根据示例性实施例，所述非易失性存储装置包括：基底；至少一个串，从基底垂直延伸；位线电流控制电路，经至少一条位线连接到所述至少一个串。所述至少一个串可以包括含有多晶硅的沟道。位线电流控制电路可被构造为当温度减小时根据温度的减小来增加提供给至少一条位线的电流量，以使流过所述至少一个串的沟道的电流增加。
-
公开(公告)号：CN102623456A
公开(公告)日：2012-08-01
申请号：CN201110461204.1
申请日：2011-12-26
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247 , G11C16/02
CPC classification number: G11C16/0483 , G11C5/025 , G11C5/063 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供了一种具有参考特征的垂直非易失性存储装置。一种垂直非易失性存储装置具有在其中限定的单元阵列区的基底。虚设结构靠近单元阵列区的边界处设置在基底上或基底中。所述存储装置还包括多条垂直堆叠的栅极导电线并在栅极导电线之间设置有绝缘层，所述多条导电栅极线和设置的绝缘层与垂直沟道区侧向相邻地设置并横跨虚设结构延伸，导电栅极线和绝缘层中的至少最上面的一个在虚设结构的交叉处具有表面变形，所述表面变形被构造为用作参考特征。虚设结构可包括沟槽，并且表面变形可包括在沟槽上方的凹进。
-
公开(公告)号：CN1885559B
公开(公告)日：2010-11-10
申请号：CN200610090831.8
申请日：2006-06-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/8247
Abstract: 提供一种具有不对称的栅电极结构和反转T形浮栅的选择晶体管的存储晶体管及其形成方法。邻近于存储晶体管的选择晶体管的栅电极具有基本上反转的T形图，而与存储晶体管相对的选择晶体管的栅电极近似具有箱形图。为了用反转T形状形成存储晶体管的浮栅，当打开用于存储晶体管的区域时，用于选择晶体管的区域被闭合。
-
公开(公告)号：CN101567213A
公开(公告)日：2009-10-28
申请号：CN200910133553.3
申请日：2009-04-14
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10
Abstract: 本发明提供了一种闪速存储器件及其操作方法，该闪速存储器件包括NAND单元单位的块，块中的每个NAND单元单位包括由n个字线控制的n个存储器单元晶体管MC，并且串联连接在与位线连接的串选择晶体管SST和接地选择晶体管GST之间。在向所选择的字线WL 施加编程电压Vpgm的同时，向更靠近接地选择晶体管GST的附近的未被选择的字线施加截止电压Vss，以将第一局部沟道Ch1与第二局部沟道Ch2隔离。随着所选择的字线WL 的位置i增大而靠近SST，第二沟道电势Vch2趋于过度增大，这导致了误差。通过只在所选择的字线WL 的位置i等于或大于预定(存储的)位置编号x时，更改施加到串选择线(SSL)和/或位线(BL)的电压、或者施加到未被选择的字线(WL 至WL )的通过电压Vpass，来防止Vch2的过度增大。如果执行步增脉冲编程(ISPP)，则仅在ISPP循环计数j等于或大于预定(存储的)临界循环数量y时更改所施加的电压。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.021 seconds)
