-
公开(公告)号：CN105047668A
公开(公告)日：2015-11-11
申请号：CN201510219952.7
申请日：2015-04-30
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/1157 , H01L29/4234 , H01L29/66833 , H01L29/7926
Abstract: 本发明提供了半导体存储器装置及其制造方法。一种半导体存储器装置包括堆叠栅极结构，其沿着与衬底水平的第一方向彼此间隔开。堆叠栅极结构中的每一个包括交替和重复地堆叠在衬底上的绝缘层和栅电极。垂直沟道结构穿透堆叠栅极结构。源极插线设置在堆叠栅极结构之间。源极插线与衬底接触并且沿着与第一方向交叉的第二方向延伸。与源极插线接触的衬底包括沿着第二方向形成的多个突出区。突出区中的每一个具有第一宽度，并且突出区以大于第一宽度的第一距离彼此间隔开。
-
公开(公告)号：CN104979313A
公开(公告)日：2015-10-14
申请号：CN201510075819.9
申请日：2015-02-12
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L29/78 , H01L21/60 , H01L21/768
CPC classification number: H01L27/0207 , H01L23/49517 , H01L23/5226 , H01L23/528 , H01L27/105 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供具有导电衬垫的半导体器件和三维半导体器件。其中一种半导体器件包括具有单元区和连接区的衬底。多个栅电极在垂直方向上堆叠在衬底的单元区中。电连接到外围电路的导电衬垫从栅电极水平地延伸到连接区。导电衬垫在连接区中形成阶式结构。具有不同的垂直长度的接触插塞电连接到导电衬垫中的相应导电衬垫。导电衬垫具有在垂直方向上比栅电极厚的接触部分。
-
公开(公告)号：CN103137645A
公开(公告)日：2013-06-05
申请号：CN201210487367.1
申请日：2012-11-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/249 , H01L27/228 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本发明提供了具有三维布置的阻性存储器单元的半导体存储器件。所述器件可以包括彼此相连以构成选择线组的第一选择线和第二选择线、顺序地堆叠在所述第一选择线和所述第二选择线的每一条上的多条字线、在所述第一选择线与所述第二选择线之间布置成一行的多个竖直电极、在所述选择线组的两侧的每一侧上布置成一行的多个位线插塞、以及与所述多条字线交叉并将所述多个位线插塞彼此连接的位线。
-
公开(公告)号：CN102456675A
公开(公告)日：2012-05-16
申请号：CN201110328364.9
申请日：2011-10-25
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。
-
公开(公告)号：CN101179077A
公开(公告)日：2008-05-14
申请号：CN200710165725.6
申请日：2007-11-06
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11546 , H01L27/105 , H01L27/11526 , H01L27/11568 , H01L29/518 , H01L29/78
Abstract: 一种非易失性存储器件包括：包括有单元区和外围电路区的半导体衬底，在所述单元区上的单元栅，以及在所述外围电路区上的外围电路栅极，其中所述单元栅包括所述半导体衬底上的电荷存储绝缘层、所述电荷存储绝缘层上的栅电极以及所述栅电极上的导电层，以及所述外围电路栅极包括所述半导体衬底上的栅绝缘层、所述栅绝缘层上的半导体层、所述半导体层上的欧姆层以及所述欧姆层上的导电层。
-
Patent Agency Ranking
公开(公告)号：CN101106140A
公开(公告)日：2008-01-16
申请号：CN200710129103.8
申请日：2007-07-11
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L23/528 , H01L21/8247 , H01L21/768
CPC classification number: G11C16/0483 , G11C16/3427
Abstract: 一种非易失性存储器件可以包括：半导体衬底，该半导体衬底包括在其表面的有源区；在该有源区上的第一存储单元串；以及在该有源区上的第二存储单元串。该第一存储单元串可以包括与在该第一接地选择线和第一串选择线之间的有源区相交叉的第一多个字线，以及在该第一多个字线的相邻字线之间可以提供几乎相同的第一间隔。该第二存储单元串可以包括与在该第二接地选择线和第二串选择线之间的有源区相交叉的第二多个字线，以及在该第二多个字线的相邻字线之间可以提供几乎相同的第一间隔。而且，该第一接地选择线可以在该第二接地选择线和该第一多个字线之间，以及该第二接地选择线可以在第一接地选择线和该第二多个字线之间。而且，在该第一和第二接地选择线之间的部分有源区可以没有字线，以及在该第一和第二接地选择线之间的第二间隔可以大于第一间隔至少约3倍。还论述了相关方法。
-
公开(公告)号：CN108962911B
公开(公告)日：2023-07-04
申请号：CN201810775945.9
申请日：2015-02-12
Applicant: 三星电子株式会社
Abstract: 本发明提供半导体器件。一种半导体器件包括：栅电极，沿垂直方向堆叠在衬底上；垂直沟道结构，穿透栅电极以电连接到衬底；导电衬垫，从相应的栅电极水平地延伸；以及接触插塞，电连接到导电衬垫中的相应导电衬垫；其中导电衬垫中的每个包括延伸区和在接触插塞中的相应接触插塞下面的接触区，其中栅电极包括第一栅电极和第二栅电极，第一栅电极位于第一垂直高度，且第二栅电极位于与第一垂直高度不同的第二垂直高度，自第一栅电极延伸的第一导电衬垫具有其厚度等于第一导电衬垫的第一延伸区的厚度的第一接触区，以及自第二栅电极延伸的第二导电衬垫具有其厚度大于第二导电衬垫的第二延伸区的厚度的第二接触区。
-
公开(公告)号：CN110600479A
公开(公告)日：2019-12-20
申请号：CN201910951061.9
申请日：2014-08-29
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L29/10 , H01L29/78 , H01L29/792 , H01L27/11524 , H01L27/11556
Abstract: 本发明提供具有垂直沟道结构的半导体器件及其制造方法。该方法包括：在衬底上交替地形成多个牺牲层和多个绝缘层，多个牺牲层包括第一牺牲层和在第一牺牲层上的多个第二牺牲层，多个第二牺牲层包括与第一牺牲层的材料不同的材料；形成穿过多个牺牲层和多个绝缘层的沟道孔以暴露衬底的顶表面；在沟道孔的内壁上形成侧壁保护层；形成填充沟道孔的底部的沟道接触层，其中沟道接触层的顶表面位于比多个第二牺牲层当中的最下面的第二牺牲层的底表面低的水平处；完全去除侧壁保护层；在沟道孔的内壁上形成接触沟道接触层的沟道层；去除第一牺牲层；以及在第一牺牲层被去除的位置处形成第一栅电极。
-
公开(公告)号：CN104425511B
公开(公告)日：2019-11-01
申请号：CN201410437175.9
申请日：2014-08-29
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11524
Abstract: 本发明提供具有垂直沟道结构的半导体器件。该半导体器件可以包括半导体衬底、地选择栅极电极和沟道结构。沟道结构可以在垂直于衬底的顶表面的第一方向上延伸穿过地选择栅极电极，并且包括沟道层、沟道接触层和台阶部分。沟道接触层可以接触衬底并且包括在垂直于第一方向的第二方向上的第一宽度。沟道层可以接触沟道接触层，包括在第一方向上在地选择栅极电极的底表面与衬底的顶表面之间的底表面，并且包括在第二方向上的不同于第一宽度的第二宽度。
-
公开(公告)号：CN108962911A
公开(公告)日：2018-12-07
申请号：CN201810775945.9
申请日：2015-02-12
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582
CPC classification number: H01L27/0207 , H01L23/49517 , H01L23/5226 , H01L23/528 , H01L27/105 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供半导体器件。一种半导体器件包括：栅电极，沿垂直方向堆叠在衬底上；垂直沟道结构，穿透栅电极以电连接到衬底；导电衬垫，从相应的栅电极水平地延伸；以及接触插塞，电连接到导电衬垫中的相应导电衬垫；其中导电衬垫中的每个包括延伸区和在接触插塞中的相应接触插塞下面的接触区，其中栅电极包括第一栅电极和第二栅电极，第一栅电极位于第一垂直高度，且第二栅电极位于与第一垂直高度不同的第二垂直高度，自第一栅电极延伸的第一导电衬垫具有其厚度等于第一导电衬垫的第一延伸区的厚度的第一接触区，以及自第二栅电极延伸的第二导电衬垫具有其厚度大于第二导电衬垫的第二延伸区的厚度的第二接触区。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.033 seconds)
