-
公开(公告)号：CN107564815A
公开(公告)日：2018-01-09
申请号：CN201610507639.8
申请日：2016-06-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/423 , H01L29/739
Abstract: 一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
-
公开(公告)号：CN107564814A
公开(公告)日：2018-01-09
申请号：CN201610503033.7
申请日：2016-06-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/423 , H01L29/739
Abstract: 一种制作功率半导体的方法，包括：步骤一、在衬底上形成第一预设厚度的半导体层；步骤二、对第一预设厚度的半导体层进行刻蚀，得到第一目标台面；步骤三、在第一目标台面上形成第二多晶硅层；步骤四、在第二多晶硅层上继续形成半导体层，并对最终形成的半导体层进行刻蚀，得到第二目标台面，从而形成栅氧化层；步骤五、在第二目标台面上形成第一多晶硅层。利用该方法制作得到的功率半导体器件的栅氧化层内部形成有浮空多晶硅层，因此在栅氧化层内部形成了场板结构，提高了器件的耐压性能，使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大，减小了器件的基区电阻及JFET区电阻，从而降低了通态压降，并实现了通态压降与耐压的良好折中。
-
公开(公告)号：CN107331702A
公开(公告)日：2017-11-07
申请号：CN201610282105.X
申请日：2016-04-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0696
Abstract: 本发明提供一种具有超结结构的载流子注入型IGBT，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的N型区与P型区。上述IGBT结构采用超结结构，引入的N型区与P型区在IGBT承受反向电压时能相互耗尽，降低元胞区峰值电场强度，提高了IGBT的耐压能力，同时载流子存储区的掺杂浓度也能进一步提高。
-
公开(公告)号：CN107240571A
公开(公告)日：2017-10-10
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
CPC classification number: H01L25/072 , H01L21/68 , H01L23/16
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN106409898A
公开(公告)日：2017-02-15
申请号：CN201610940446.1
申请日：2016-11-01
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06 , H01L29/10
Abstract: 本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法，该方法包括在N型硅衬底表面进行磷注入形成N型区，N型硅衬底形成N-漂移区；在N型区的表面进行硼注入，形成P基区；在N型区下部进行高能氧离子注入，形成第一埋氧层和第二埋氧层，经后续高温工艺后，第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层，所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道，所述沟道用于对从所述N-漂移区和所述P基区之间流出的空穴进行限流；制作沟槽栅并形成IGBT结构。通过在沟槽栅IGBT底部引入埋氧化层，缩小从其源极流出的空穴路径的面积，遏制源极空穴电流大小，降低IGBT导通压降。
-
Patent Agency Ranking
公开(公告)号：CN107275394B
公开(公告)日：2020-08-14
申请号：CN201610216853.8
申请日：2016-04-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L23/58
Abstract: 本发明公开了一种功率半导体模块及其自保护方法，在第一金属化区与第二金属化区之间，或功率半导体芯片的发射极母排与集电极母排之间的功能单元。当功率半导体模块正常工作时，电流从集电极母排经第二金属化区流至功率半导体芯片，再经第一金属化区流至发射极母排。当功率半导体芯片工作时的发热使得功率半导体模块的内部上升至一定温度时，从集电极母排流过的电流通过功能单元直接流至发射极母排，而不再流过功率半导体芯片。本发明描述的功率半导体模块及其自保护方法无需外围控制电路参与，具有超温度自动保护功能，能够有效地保护功率半导体芯片因为过热而失效，同时降低了控制电路的复杂性，提高了系统工作的可靠性。
-
公开(公告)号：CN111244151A
公开(公告)日：2020-06-05
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN109962104A
公开(公告)日：2019-07-02
申请号：CN201711433645.4
申请日：2017-12-26
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 一种功率半导体器件，其包括：具有第一导电类型的衬底；有源区，其设置在衬底中并具有第二导电类型；若干场限环，其设置在衬底中并具有第二导电类型，有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件，本功率半导体器件中各个场限环的环宽之间存在基于环宽调整系数的函数关系，此外，各个场限环的间距之间还可以存在基于间距调整系数的函数关系，设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。
-
公开(公告)号：CN106409898B
公开(公告)日：2019-06-28
申请号：CN201610940446.1
申请日：2016-11-01
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06 , H01L29/10
Abstract: 本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法，该方法包括在N型硅衬底表面进行磷注入形成N型区，N型硅衬底形成N‑漂移区；在N型区的表面进行硼注入，形成P基区；在N型区下部进行高能氧离子注入，形成第一埋氧层和第二埋氧层，经后续高温工艺后，第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层，所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道，所述沟道用于对从所述N‑漂移区和所述P基区之间流出的空穴进行限流；制作沟槽栅并形成IGBT结构。通过在沟槽栅IGBT底部引入埋氧化层，缩小从其源极流出的空穴路径的面积，遏制源极空穴电流大小，降低IGBT导通压降。
-
公开(公告)号：CN106409884B
公开(公告)日：2019-06-28
申请号：CN201610976437.8
申请日：2016-11-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06
Abstract: 本发明公开一种功率半导体器件终端结构，包括多个场限环和与所述场限环横向连接的第一pn结延展区，所述第一pn结延展区与所述场限环的掺杂类型相同，且掺杂浓度低于所述场限环的的掺杂浓度。所述功率半导体器件终端结构，通过设置与场限环横向连接的第一pn结延展区，延伸了场限环外边缘区域的pn结曲面，使各场限环都形成类似于JTE的结构，从而弱化场限环外边缘电场，实现提升整个终端结构的击穿电压，降低器件反向漏电流的目的。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.031 seconds)
