公开(公告)号：CN103430291A

公开(公告)日：2013-12-04

申请号：CN201280012115.1

申请日：2012-04-04

Applicant: 应用材料公司

Inventor： 谢波 ,  A·T·迪莫斯 ,  K·S·伊姆 ,  T·诺瓦克 ,  陈劲文

IPC: H01L21/31

CPC classification number: H01L21/3105 ,  H01L21/02203 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76826

Abstract: 提供了用于修复受损的低介电常数薄膜的方法。对低介电常数薄膜的损坏发生在处理薄膜期间，诸如，在蚀刻、灰化及平坦化期间。对低介电常数薄膜的处理使水储存在薄膜的孔中且进一步使亲水性化合物形成在低介电常数薄膜结构中。结合紫外线（UV）辐射及硅烷化化合物的修复工艺自孔移除水且进一步自低介电常数薄膜结构移除亲水性化合物。

公开(公告)号：CN103238206A

公开(公告)日：2013-08-07

申请号：CN201180057643.4

申请日：2011-11-28

Applicant: 应用材料公司

Inventor： K·S·伊姆 ,  J·徐 ,  S·恩戈 ,  A·T·迪莫斯

IPC: H01L21/31 ,  H01L21/3105

CPC classification number: H01L21/02214 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/02362 ,  H01L21/7682 ,  H01L21/76829 ,  H01L2221/1047

Abstract: 本发明提供一种用于形成包括气隙的低k介电层的方法及装置。在一个实施例中，提供一种处理基板的方法。该方法包含：将基板安置在处理区域内；在存在等离子体的情况下，将有机硅化合物与氧化气体以及提供致孔剂的前驱物反应，以将包含硅、氧及碳的含致孔剂的低k介电层沉积在基板上；将包含硅、氧及碳的多孔介电加盖层沉积在含致孔剂的低k介电层上；以及紫外线(UV)固化含致孔剂的低k介电层及多孔介电加盖层，以经由多孔介电加盖层从含致孔剂的低k介电层中移除致孔剂的至少一部分，以将含致孔剂的低k介电层转化为具有气隙的多孔低k介电层。

公开(公告)号：CN116348989A

公开(公告)日：2023-06-27

申请号：CN202180070029.5

申请日：2021-09-08

Applicant: 应用材料公司

Inventor： B·谢 ,  R·熊 ,  S·恩戈 ,  K·S·伊姆 ,  Y·刘 ,  夏立群

IPC: H01L21/02

Abstract: 描述了在半导体基板上形成低K膜的半导体处理方法的实施例。所述处理方法可包括使沉积前驱物流入半导体处理腔室的基板处理区域中。沉积前驱物可包括具有至少一个乙烯基的含硅前驱物。所述方法还可包括在基板处理区域中从沉积前驱物生成沉积等离子体。由小于或为约3.0的介电常数(K值)表征的含硅及碳的材料可以从沉积等离子体的等离子体流出物沉积在基板上。

公开(公告)号：CN115244213A

公开(公告)日：2022-10-25

申请号：CN202180019623.1

申请日：2021-02-17

Applicant: 应用材料公司

Inventor： S·慕克吉 ,  K·S·伊姆 ,  D·帕德希 ,  A·A·坎古德 ,  R·拉杰夫 ,  S·乔杜里

IPC: C23C16/40 ,  C23C16/30 ,  C23C16/505 ,  H01L21/02

Abstract: 形成含硅和碳材料的示例性方法可包括：将含硅和碳前驱物流入半导体处理腔室的处理区域内。基板可容置于半导体处理腔室的处理区域内。所述方法可包括：在处理区域内形成含硅和碳前驱物的等离子体。可在高于15MHz的频率下形成等离子体。所述方法可包括：将含硅和碳材料沉积于基板上。所沉积的含硅和碳材料的特征在于：低于或约3.0的介电常数。

公开(公告)号：CN113939896A

公开(公告)日：2022-01-14

申请号：CN202080041895.7

申请日：2020-06-08

Applicant: 应用材料公司

Inventor： 丁祎 ,  S·慕克吉 ,  B·谢 ,  K·S·伊姆 ,  D·帕德希

IPC: H01L21/02 ,  H01L21/3215 ,  H01L21/768

Abstract: 公开了一种形成具有阻挡性质的低k介电层的方法。所述方法包括通过PECVD形成掺杂有硼、氮或磷中的一者或多者的介电层。一些实施例的掺杂剂气体可在沉积期间与其他反应物共同流动。

公开(公告)号：CN110235248A

公开(公告)日：2019-09-13

申请号：CN201880009550.6

申请日：2018-04-20

Applicant: 应用材料公司

Inventor： 韩新海 ,  K·S·伊姆 ,  Z·江 ,  D·帕德希

IPC: H01L27/11556 ,  H01L27/11524 ,  H01L27/11529 ,  H01L25/065

Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料，以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中，用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中，将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1-x)膜。在又一个实施例中，使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用，以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。

公开(公告)号：CN103210479A

公开(公告)日：2013-07-17

申请号：CN201180053880.3

申请日：2011-10-21

Applicant: 应用材料公司

Inventor： M·查布拉 ,  K·S·伊姆 ,  A·T·迪莫斯

IPC: H01L21/31 ,  H01L21/312

CPC classification number: C23C16/401 ,  C23C8/10 ,  C23C16/45523 ,  C23C16/56

Abstract: 提供了一种改良的方法用于沉积超低介电常数薄膜堆栈。本发明实施例藉由降低超低介电薄膜堆栈中的氧化物黏着层厚度而将来自沉积超低介电常数薄膜堆栈的最初阶段的k(介电常数)影响最小化，因而将薄膜堆栈的厚度非均匀性降低至小于2%。所述改良的工艺以较低的沉积速率与较低的等离子体密度以及较高的总流速，在超低介电薄膜堆栈中沉积氧化物黏着层与块层，从而在薄膜沉积期间产生共沉积物质的较佳封装/排序，所述较佳封装/排序导致较高机械强度与较低孔隙率。