用于供应链保护的防篡改电路、后端生产线存储器和物理不可克隆功能

    公开(公告)号:CN116250042A

    公开(公告)日:2023-06-09

    申请号:CN202180059343.3

    申请日:2021-07-19

    Abstract: 通过在集成电路上面部分的金属布线层之间放置固态存储器阵列来形成防篡改存储器(后端生产线)。金属层形成围绕存储器阵列的网格,以保护其免受皮秒成像电路分析、旁道攻击和电测量的去层级化。存储器单元及其测量电路之间的互连被设计成保护下方的每一层,即特定金属层中的互连金属部分不小于下一个下面层中的互连金属部分。测量电路被金属网覆盖。衬底、金属层和存储器阵列是单个单片结构一部分。适用于芯片标识协议的存储器阵列包含唯一标识防篡改集成电路的物理不可克隆功能标识符、对称加密密钥和释放密钥。

    恢复光刻工艺中横磁波对比度的方法和系统

    公开(公告)号:CN1975583B

    公开(公告)日:2010-06-23

    申请号:CN200610171821.7

    申请日:2006-11-02

    CPC classification number: G03F7/70216

    Abstract: 一种在使用高数值孔径成像工具的光刻工艺中将具有感光区域的抗蚀剂层曝光到图像的方法和系统。其中利用了基板,其具有反射成像工具的射线的层,以及在反射层上具有感光区域的抗蚀剂层,其具有厚度。成像工具适于将包含虚像的射线投射到抗蚀剂层上,包含虚像的射线的一部分穿过抗蚀剂层,并反射回抗蚀剂层。反射的射线穿过抗蚀剂层的厚度在抗蚀剂层中形成投射的虚像的干涉图案。选择抗蚀剂层的感光区域相对于反射层的厚度和位置,以在干涉图案中在抗蚀剂厚度方向上包括干涉图案的较高对比度部分,并从抗蚀剂层的感光区域中在抗蚀剂厚度方向上排除干涉图案的较低对比度部分,以提高抗蚀剂层的感光区域中虚像的对比度。

    信任现场可编程门阵列
    18.
    发明公开

    公开(公告)号:CN117063179A

    公开(公告)日:2023-11-14

    申请号:CN202280023602.1

    申请日:2022-03-16

    Abstract: 一种创建防篡改现场可编程门阵列(FPGA)并远程重新编程防篡改FPGA的方法。在一个方面中,确定加密密钥是否存储在FPGA的物理不可克隆功能(PUF)中。此外,响应于加密密钥未被存储在PUF中,在与FPGA的后端制程(BEOL)相关联的防篡改存储器中写入加密密钥。在另一方面,在防篡改存储器中写入程序密钥和查找表(LUT)。

Patent Agency Ranking