公开(公告)号：CN116200725A

公开(公告)日：2023-06-02

申请号：CN202210426613.6

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光伟 ,  黄宋儒 ,  刘勇村 ,  李志聪 ,  倪其聪

IPC: C23C16/44 ,  C23C16/455 ,  C23C16/30 ,  H01L21/02 ,  H01L21/67

Abstract: 本发明提供一种制造半导体装置的方法包括：将一个或多个半导体晶圆装载到工艺腔室内提供的多个站中；将工艺应用于半导体晶圆其中沉积应用于材料上的一个或多个半导体晶圆内的工艺腔室；和清洗工艺腔室。适宜地，清洗和工艺腔室包括将清洗气体流向工艺腔室，流向布置在工艺腔室中的导流板，导流板具有第一表面，流动的清洗气体撞击在第一表面上，第一表面引导流动清洗气体的第一部分以第一轨迹撞击其上朝向工艺腔室的第一端并且引导流动清洗气体的第二部分以第二轨迹撞击其上朝向工艺腔室的第二端，第二端与第一端相对。

公开(公告)号：CN115410987A

公开(公告)日：2022-11-29

申请号：CN202210145052.2

申请日：2022-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光伟 ,  倪其聪

IPC: H01L21/768

Abstract: 本发明实施例涉及半导体装置中的结构形成。一种半导体装置可以包含一或多个低介电常数(低κ)层，其在衬底上。所述半导体装置可以包含介电层，其在所述一或多个低κ层上。所述半导体装置可以包含结构，其穿过所述衬底、所述一或多个低κ层和所述介电层。所述半导体装置可以包含衬层，其在所述结构和所述衬底之间、在所述结构和所述一或多个低κ层之间以及在所述结构和所述介电层之间。所述半导体装置可以包含覆盖层，其在所述衬层和所述介电层之间以及所述衬层和所述一或多个低κ层之间。

公开(公告)号：CN106486466A

公开(公告)日：2017-03-08

申请号：CN201610649598.6

申请日：2016-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光伟 ,  陈怡秀 ,  杨固峰 ,  邱文智

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98 ,  H01L21/768

CPC classification number: H01L25/50 ,  H01L21/48 ,  H01L23/522 ,  H01L23/5384 ,  H01L23/5386 ,  H01L25/0657 ,  H01L2224/11 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L21/76898 ,  H01L23/481

Abstract: 本发明公开了一种三维集成电路结构和及其制造方法。三维集成电路结构包括第一芯片和第二芯片。第一芯片在接合界面处接合至第二芯片。第一芯片的通孔和第二芯片的接合焊盘电连接，并且通孔的扩散阻挡层在接合界面处接触接合焊盘。本发明实施例涉及三维集成电路结构及其制造方法。

公开(公告)号：CN222653952U

公开(公告)日：2025-03-21

申请号：CN202420893559.0

申请日：2024-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟明慈 ,  郑光伟 ,  林咏淇

IPC: H01L23/48 ,  H01L23/31 ,  H01L23/485 ,  H01L23/50

Abstract: 本实用新型提供一种封装结构，包括：第一封装组件，包括：介电层，包括顶表面；含硅介电层，位于所述介电层的上方且接触所述介电层，其中所述含硅介电层具有小于约100埃的第一厚度；以及第二封装组件，与第一封装组件的所述含硅介电层接合。本实用新型可以降低散热路径中的热阻以及提高了接合强度。