-
公开(公告)号:CN102832236A
公开(公告)日:2012-12-19
申请号:CN201210062255.1
申请日:2012-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/1054 , H01L21/823807 , H01L21/823821 , H01L27/0924 , H01L29/165 , H01L29/66795 , H01L29/785
Abstract: 本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中,半导体器件包括:衬底,衬底包括至少两个隔离部件;鳍状衬底,位于至少两个隔离部件之间并且位于至少两个隔离部件的上方;以及外延层,位于鳍状衬底的露出部分的上方。根据一方面,外延层可以位于鳍状衬底的顶面和侧面上。根据另一方面,鳍状衬底可以基本上完全位于至少两个隔离部件的上方。
-
公开(公告)号:CN102386229A
公开(公告)日:2012-03-21
申请号:CN201110049415.4
申请日:2011-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/73 , H01L21/336 , H01L21/331
CPC classification number: H01L27/1211 , H01L29/66265 , H01L29/7317 , H01L29/785
Abstract: 本发明一实施例提供一种集成电路元件与双极结晶体管。集成电路元件包括:一半导体基板;一鳍状结构,配置于半导体基板上,鳍状结构具有一集极部、一射极部与一基极部,基极部位于集极部与射极部之间,其中:集极部为一第一掺杂区,第一掺杂区包括一第一型掺杂物;射极部为一第二掺杂区,第二掺杂区包括第一型掺杂物;以及基极部为一第三掺杂区,第三掺杂区包括一与第一型掺杂物相反的第二型掺杂物;以及一栅极结构,配置于鳍状结构的基极部上。本发明实施例能够提高集成电路元件的电流增益,并且特别适合用于系统整合芯片技术。
-
公开(公告)号:CN103295963A
公开(公告)日:2013-09-11
申请号:CN201210419068.4
申请日:2012-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
CPC classification number: H01L29/66803 , H01L21/26513 , H01L21/26586 , H01L21/30604 , H01L21/823418 , H01L21/823431 , H01L21/823807 , H01L21/823814 , H01L29/517 , H01L29/66545 , H01L29/66628 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: 本发明提供用于实现应变外延区的器件和方法。提供一种半导体制造方法,包括在半导体衬底的鳍片上方形成栅极结构并且在邻近栅极结构的鳍片中形成凹槽。然后更改凹槽的侧壁。示例性更改包括具有经过更改的轮廓、处理侧壁以及在侧壁上形成层。然后在凹槽中生长外延区。外延区与经过更改的凹槽侧壁通过界面接合并且是应变外延区。本发明提供了具有应变区的半导体器件。
-
公开(公告)号:CN102237408B
公开(公告)日:2013-06-05
申请号:CN201010534175.2
申请日:2010-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7848 , H01L21/02529 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L21/30604 , H01L21/31 , H01L21/31116 , H01L21/76 , H01L29/0653 , H01L29/0847 , H01L29/0856 , H01L29/0873 , H01L29/1608 , H01L29/165 , H01L29/6653 , H01L29/66553 , H01L29/66795 , H01L29/785 , H01L29/7851
Abstract: 本发明提供在基底上的场效应晶体管与半导体元件的制造方法,场效应晶体管其结构包含栅极堆叠、隔绝结构以及在基底的上表面下方的源极/漏极凹陷空穴,凹陷空穴介于栅极堆叠与隔绝结构之间。凹陷空穴具有较低部分与较高部分,较低部分具有第一应变层与第一介电膜,第一应变层介于隔绝结构与第一介电膜之间,第一介电膜的厚度小于第一应变层的厚度,较高部分具有第二应变层,位于第一应变层与第一介电膜之上。本发明可形成降低缺陷的应变结构,以提升载子的移动率,并且提高元件效能。
-
公开(公告)号:CN102034868A
公开(公告)日:2011-04-27
申请号:CN201010288100.0
申请日:2010-09-19
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66795 , H01L21/308 , H01L29/7851 , H01L29/7853
Abstract: 本发明关于鳍式场效应晶体管的隔离结构。本发明公开了一种半导体装置及场效应晶体管,该鳍式场效应晶体管包括含一主要表面的基材;多个鳍式结构,突出此基材的主要表面,其中每个鳍式结构均包含由一过渡位置所分离的上部及下部,此过渡位置位于鳍式结构的侧壁与基材主要表面夹角85度处,其中此上部具有与此基材主要表面实质上垂直的侧壁及具有第一宽度的顶面,此下部具有位于此上部的两侧锥形侧壁及具有第二宽度的底部,此第二宽度大于此第一宽度;及多个隔离结构位于此些鳍式结构之间,其中每个隔离结构均自此基材的此主要表面延伸至过渡位置上方的一点。本发明可用以形成或制造用于无隔离凹陷的鳍式场效应晶体管的鳍式结构。
-
公开(公告)号:CN111081767B
公开(公告)日:2025-03-28
申请号:CN201910851852.4
申请日:2019-09-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 多个所述的实施例提供具有负电容的晶体管、及其制造方法。晶体管包含具有铁电层的栅极结构。铁电层是通过形成厚铁电膜、退火铁电膜以具有所需相态、以及薄化铁电膜至铁电层的所需厚度而形成。此制程确保在不管铁电层厚度的情况下,铁电层将具有铁电性质。
-
公开(公告)号:CN103311125B
公开(公告)日:2016-10-05
申请号:CN201310006943.0
申请日:2013-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/324
CPC classification number: H01L21/265 , H01L21/26506 , H01L21/2654 , H01L21/2658 , H01L21/26586 , H01L21/324 , H01L29/1054 , H01L29/66545 , H01L29/66795 , H01L29/7847
Abstract: 一种制造半导体器件的方法包括提供衬底,在该衬底上设置有鳍片。在鳍片上形成栅极结构。该栅极结构与鳍片的至少两个侧面通过界面接合。在衬底上包括在鳍片上形成应力膜。对包括应力膜的衬底进行退火。退火在鳍片的沟道区中提供拉伸应变。例如,可以传递应力膜中的压缩应变,从而在鳍片的沟道区中形成拉伸应力。本发明提供具有应变区的finFET器件。
-
公开(公告)号:CN103378132B
公开(公告)日:2016-04-06
申请号:CN201210360028.7
申请日:2012-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/08 , H01L29/78 , H01L27/088 , H01L21/336
CPC classification number: H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L27/0924 , H01L29/1054 , H01L29/165 , H01L29/66636 , H01L29/66651 , H01L29/78
Abstract: 用于场效应晶体管(FET)的示例性结构包括:包含第一表面的硅衬底;位于第一表面上方的沟道部分,其中沟道部分具有位于第一表面之上第一高度处的第二表面以及平行于第一表面的长度;以及位于第一表面上并且沿着沟道部分的长度围绕沟道部分的两个源极/漏极(S/D)区,其中,这两个S/D区域包含SiGe、Ge、Si、SiC、GeSn、SiGeSn、SiSn或III-V族材料。本发明提供了半导体器件的应变结构及其制造方法。
-
公开(公告)号:CN102054741B
公开(公告)日:2013-11-06
申请号:CN201010518038.X
申请日:2010-10-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/336
CPC classification number: H01L21/845 , H01L21/76224 , H01L21/823431 , H01L29/66795
Abstract: 本发明提供一种形成集成电路结构的方法,包括:提供一半导体基底,包括一顶部表面;形成一第一绝缘区和一第二绝缘区于半导体基底中;及凹陷化第一绝缘区和第二绝缘区,其中第一绝缘区和第二绝缘区剩余部分的顶部表面是平坦表面或凹陷表面,且其中位于第一绝缘区和第二绝缘区的移除部分之间,且邻接两者的部分半导体基底形成一鳍。通过于鳍式场效应晶体管的栅电极下形成平坦浅沟槽隔离区或凹陷浅沟槽隔离区,可减少鳍式场效应晶体管的寄生栅极电容,且也可增加对应鳍式场效应晶体管的速度。
-
公开(公告)号:CN103311125A
公开(公告)日:2013-09-18
申请号:CN201310006943.0
申请日:2013-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/324
CPC classification number: H01L21/265 , H01L21/26506 , H01L21/2654 , H01L21/2658 , H01L21/26586 , H01L21/324 , H01L29/1054 , H01L29/66545 , H01L29/66795 , H01L29/7847
Abstract: 一种制造半导体器件的方法包括提供衬底,在该衬底上设置有鳍片。在鳍片上形成栅极结构。该栅极结构与鳍片的至少两个侧面通过界面接合。在衬底上包括在鳍片上形成应力膜。对包括应力膜的衬底进行退火。退火在鳍片的沟道区中提供拉伸应变。例如,可以传递应力膜中的压缩应变,从而在鳍片的沟道区中形成拉伸应力。本发明提供具有应变区的finFET器件。
-
-
-
-
-
-
-
-
-