公开(公告)号：CN113380628B

公开(公告)日：2024-03-08

申请号：CN202110101700.X

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  陈自强 ,  李连忠

IPC: H01L21/34 ,  H01L29/16 ,  H01L29/24 ,  H01L29/78 ,  H10K10/46 ,  H10K85/20 ,  H10K71/00

公开(公告)号：CN114765133A

公开(公告)日：2022-07-19

申请号：CN202110744902.6

申请日：2021-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  赵子昂 ,  郑兆钦 ,  李连忠

IPC: H01L21/8238 ,  H01L27/092

Abstract: 半导体器件包括：半导体衬底；低k介电层，位于半导体衬底上方；隔离层，位于低k介电层上方；以及功函层，位于蚀刻停止层上方。功函层是n型功函层。器件还包括：低维半导体层，位于功函层的顶面和侧壁上；源极/漏极接触件，接触低维半导体层的相对端部；以及介电掺杂层，位于低维半导体层的沟道部分上方并且接触低维半导体层的沟道部分。介电掺杂层包括选自铝和铪的金属，并且低维半导体层的沟道部分还包括金属。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN113380628A

公开(公告)日：2021-09-10

申请号：CN202110101700.X

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  陈自强 ,  李连忠

IPC: H01L21/34 ,  H01L29/16 ,  H01L29/24 ,  H01L29/78 ,  H01L51/05 ,  H01L51/30 ,  H01L51/40

Abstract: 一种方法，包括在衬底上方形成凸出的介电鳍；沿介电鳍的第一侧壁在该介电鳍的上表面形成沟道层，沟道层包括低维材料；在沟道层上方形成栅极结构；在栅极材料的相对侧形成金属源极/漏极区；在沟道层上方形成沟道增强层；以及在栅极结构、金属源极/漏极区及沟道增强层上方形成钝化层。本申请的实施例提供一种鳍式场效应晶体管器件及其形成方法。

公开(公告)号：CN111834460A

公开(公告)日：2020-10-27

申请号：CN202010294799.5

申请日：2020-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  李连忠 ,  张文豪 ,  曾建智

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/092

Abstract: 一种半导体元件，包含基板、通道层、绝缘层、源极/漏极触点、栅极介电层，及栅电极。通道层位于基板上方且包含二维(two dimensional；2D)材料。绝缘层在通道层上。源极/漏极触点位于通道层上方。栅极介电层位于绝缘层及通道层上方。栅电极位于栅极介电层上方且在源极/漏极触点之间。

公开(公告)号：CN1437226A

公开(公告)日：2003-08-20

申请号：CN02103513.X

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李连忠 ,  卢永诚 ,  柯忠祁

IPC: H01L21/31 ,  H01L21/205 ,  C23C16/00

Abstract: 一种含碳介电层的制造方法，其是利用由氧化气体、稀释气体和以烷基硅烷为气体源所组成的反应气体混合物，进行化学气相沉积制程而成。具有降低整体介电层的介电常数的功效。

公开(公告)号：CN113314671B

公开(公告)日：2025-01-17

申请号：CN202110275150.3

申请日：2021-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵子昂 ,  皮特纳·麦可·格列高里 ,  陈则安 ,  李连忠 ,  林毓超

IPC: H10K71/00 ,  H10K85/20 ,  H10K10/46 ,  B01D61/00

Abstract: 提供了半导体器件及其使用碳纳米管的制造方法。在实施例中，形成纳米管堆叠件，然后利用非破坏性去除工艺来减小该纳米管堆叠件的厚度。然后可以由减小的纳米管堆叠件来形成诸如晶体管的器件。

公开(公告)号：CN111986999B

公开(公告)日：2024-10-29

申请号：CN202010199511.6

申请日：2020-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  褚志彪 ,  李连忠 ,  张文豪 ,  曾建智 ,  温诏凯

IPC: H01L21/34 ,  H01L29/78 ,  H01L29/24

Abstract: 本发明的实施例涉及形成半导体器件的方法，包括在第一衬底上方沉积铜层，对铜层进行退火，在铜层上沉积六方氮化硼(hBN)膜，以及从铜层去除hBN膜。可以将hBN膜转移至第二衬底。

公开(公告)号：CN113871453A

公开(公告)日：2021-12-31

申请号：CN202111141899.5

申请日：2021-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明洋 ,  李连忠 ,  叶涵 ,  张文豪

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/08 ,  H01L29/417 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括沟道区、第一二维金属质接触件及第二二维金属质接触件、栅极结构以及第一金属接触件及第二金属接触件。沟道区包含二维半导体材料。第一二维金属质接触件设置在沟道区的一侧处且包含二维金属质材料。第二二维金属质接触件设置在沟道区的相对的侧处且包含二维金属质材料。栅极结构在第一二维金属质接触件与第二二维金属质接触件的中间设置在沟道区上。第一金属接触件相对于沟道区设置在第一二维金属质接触件的相对的侧处。第二金属接触件相对于沟道区设置在第二二维金属质接触件的相对的侧处。第一二维金属质接触件及第二二维金属质接触件从侧面接触沟道区以形成侧向半导体‑金属质结。

公开(公告)号：CN113314419A

公开(公告)日：2021-08-27

申请号：CN202110086735.0

申请日：2021-01-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  李连忠 ,  陈自强

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN112992858A

公开(公告)日：2021-06-18

申请号：CN202010216628.0

申请日：2020-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈自强 ,  李连忠

IPC: H01L23/532 ,  H01L27/24 ,  H01L45/00

Abstract: 在衬底之上形成轨条结构的阵列。每一轨条结构包括至少一条位线。形成横跨轨条结构的阵列的介电隔离结构。在相邻的介电隔离结构对之间设置线沟槽。在线沟槽中的每一者内形成由电阻式存储材料层及选择器材料层形成的层堆叠。在线沟槽的未被填充的体积内在层堆叠中的每一者上形成字线。字线或者位线的至少一个子集包含碳系导电材料，所述碳系导电材料含有呈六方排列形式的杂化碳原子以提供低电阻率导电结构。在衬底之上形成电阻式存储元件阵列。可在衬底之上在不同层级处形成多个电阻式存储元件阵列。