-
公开(公告)号:CN111584334B
公开(公告)日:2023-06-20
申请号:CN202010276075.8
申请日:2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/08 , H01J37/317 , H01L21/67
Abstract: 本申请涉及半导体技术领域,具体涉及一种用于离子注入装置的绝缘结构,包括:绝缘管;所述绝缘管具有内表面以及两端的开口;至少一个屏蔽管,所述屏蔽管随形安装于所述绝缘管的内表面上。通过设置屏蔽管,使污染物无法渗透到绝缘管的内表面上,可以维持稳定的离子驱逐电压,延长绝缘管的清洗周期。从而延长绝缘管的使用寿命,提高了离子注入装置的可靠性。
-
公开(公告)号:CN116190455A
公开(公告)日:2023-05-30
申请号:CN202310244548.X
申请日:2023-03-14
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/423
Abstract: 本发明提出一种背栅氧化物半导体器件及其制备方法,采用自然氧化方法形成源漏电极的自然氧化层,实现了源极、漏极与金属钝化层的电学隔离,不再需要在源漏极与钝化层间设置offset,具备尺寸微缩潜力;同时,由于不再需要在源漏极与钝化层间设置offset,金属钝化层可以覆盖OS沟道的全部上表面,从而可以夺取更多OS材料中的氧,OS沟道中产生大量的氧空位,使得其与源极、漏极接触区域载流子浓度升高,因此具备优异的载流子迁移率。
-
公开(公告)号:CN111599757B
公开(公告)日:2023-05-23
申请号:CN202010494852.6
申请日:2020-06-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 本申请实施例提供了一种半导体器件及其制造方法,在衬底上可以形成介质层,在介质层中形成第一堆叠层和第二堆叠层,第一堆叠层和第二堆叠层的材料不完全相同,第一堆叠层和第二堆叠层之间的介质层可以作为隔离层,第一堆叠层形成于纵向贯穿介质层的第一通孔中,包括第一掺杂材料层、第一沟道层和第二掺杂材料层,第二堆叠层形成于纵向贯穿介质层的第二通孔中,包括第三掺杂材料层、第二沟道层和第四掺杂材料层,之后,可以在第一堆叠层中形成第一器件,以及在第二堆叠层中形成第二器件。衬底上可以包括不同材料构成的第一器件和第二器件,因此能够提供多样化的器件结构,更能满足用户需求。
-
公开(公告)号:CN115802870A
公开(公告)日:2023-03-14
申请号:CN202211682258.5
申请日:2022-12-26
Applicant: 中国科学院微电子研究所 , 合肥国家实验室
Abstract: 本申请提供了一种量子阱结构及其制造方法,包括衬底,在衬底上依次层叠第一势垒层、第一量子阱层、第二量子阱层、第二势垒层、顶栅,位于衬底上且与第一势垒层接触的底栅,位于第一量子阱层和第二量子阱层的第一侧侧壁的铝层,还包括位于第一量子阱层和第二量子阱层的第二侧侧壁的第一电极,位于第二量子阱层的第三侧侧壁的第二电极,第二侧侧壁和第三侧侧壁分别与第一侧侧壁相邻。通过量子阱层之间的耦合产生处于玻色‑爱因斯坦凝聚下的超流体相,由于在量子阱的侧壁上设置有铝层实现了将超流体相与超导引线耦合保证了耦合界面清晰,创造出了研究分数量子霍尔效应和超导‑超流体混合量子计算技术的高质量、界面清晰的量子阱结构。
-
公开(公告)号:CN115763255A
公开(公告)日:2023-03-07
申请号:CN202211462896.6
申请日:2022-11-21
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供了一种半导体结构的制备方法及半导体结构,该半导体结构的制备方法通过先在第一硅衬底上沉积由二氧化硅和氮化硅交替层叠形成的叠层,并在叠层中刻蚀形成线条沟槽图案;之后填充锗硅材料,并在叠层的上方外延生长第一锗硅层,使外延第一锗硅层过程中产生的缺陷尽量多的限制在线条沟槽图案中,减少最后制备出的第一锗硅层内部的晶格缺陷。之后在第一锗硅层上方形成二氧化硅层或氮化硅层,对第一硅衬底、叠层、第一锗硅层及二氧化硅层或氮化硅层进行退火处理,以使第一锗硅层内部产生拉应力,再去除位于第一锗硅层上方的二氧化硅层或氮化硅层,实现高质量的SixGe1‑xOI衬底的制备。
-
公开(公告)号:CN115198250A
公开(公告)日:2022-10-18
申请号:CN202110397430.1
申请日:2021-04-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/455 , C23C16/458 , C23C16/52
Abstract: 本发明提供一种化学气相沉积装置及化学气象沉积方法,其中化学气相沉积装置包括:供气头、载件和机箱;载件位于机箱内,载件用于承托晶圆,载件位于供气头朝向沉积方向的一侧,供气头朝向沉积方向的表面开设有喷射口,供气头用于通过喷射口向载件喷射反应气体,以对载件所承托的晶圆进行化学气相沉积;供气头朝向沉积方向的一端的外围周侧套接有保护套,喷射口位于保护套内;保护套的内壁与供气头朝向沉积方向的表面形成一反应凹槽;在供气头对载件上的晶圆进行化学气相沉积时,载件用于承托晶圆的一端位于反应凹槽内,载件与保护套间隙配合。本发明能够提高晶圆化学气相沉积的均匀性,进而提高晶圆的质量。
-
公开(公告)号:CN115084002A
公开(公告)日:2022-09-20
申请号:CN202110271228.4
申请日:2021-03-12
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/308 , H01L27/108
Abstract: 本申请涉及半导体技术领域,具体涉及一种沟槽的形成方法,包括以下步骤:在半导体衬底上层叠设置模氧化层;在所述模氧化层上形成用于刻蚀的硬掩模层,所述硬掩模层包括SiGe或经退火热处理的非晶硅;形成沟槽。硬掩模层包括SiGe或经退火热处理的非晶硅,提高了硬掩模层的刻蚀均匀性,避免了硬掩模层在刻蚀过程中导致的图案缺陷,提升了电容器的容量值,提高了生产率。
-
公开(公告)号:CN115078941A
公开(公告)日:2022-09-20
申请号:CN202110267691.1
申请日:2021-03-12
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G01R31/26
Abstract: 本发明提供的一种半导体设备自动化维护检测系统以及方法,涉及半导体技术领域,包括:获取单元用于获取半导体设备中包含的工艺单元的列表信息;记录单元用于获取每个工艺单元的维护记录,并根据该维护记录生成历史维护信息;处理单元用于根据历史维护信息对全部工艺单元进行分类,并根据该分类的结果生成分类维护信息;计划单元用于根据分类维护信息对每个工艺单元生成对应的维护计划,并根据维护计划生成维护控制信息。在上述技术方案中,在自动控制下可以保证不同工艺单元中的零部件均能够得到及时且正确的维护检测控制,保证零部件在发生问题前得到及时的维护处理,保证半导体设备能够正常运转,形成良好的工作状态。
-
公开(公告)号:CN114959658A
公开(公告)日:2022-08-30
申请号:CN202110207618.5
申请日:2021-02-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供了一种加热装置及化学气相沉积设备,该加热装置包括用于将晶圆保持在其上的载台,载台上具有至少两个加热区;至少两个加热区包括一个圆形加热区、至少一个环形加热区;至少一个环形加热区环绕圆形加热区的中心呈同心圆排布。该加热装置还包括设置在载台下方且分别独立加热的至少两个加热元件,该至少两个加热元件与至少两个加热区一一对应,每个加热元件用于对该加热元件对应的加热区加热。通过至少两个独立的加热元件,对圆形加热区和至少一个环形加热区分别进行独立加热,使圆形加热区和环形加热区之间的温度差能够根据化学气相沉积工艺进行较大范围的调整,使形成在晶圆表面的薄膜的厚度较为均匀,改善薄膜厚度一致性较差的问题。
-
公开(公告)号:CN114695351A
公开(公告)日:2022-07-01
申请号:CN202011568365.6
申请日:2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明涉及一种半导体存储器结构及其制造方法。一种半导体结构,包括半导体衬底,所述半导体衬底上包括有源区;位于所述有源区上的介质层;位于所述介质层中的接触孔,所述接触孔露出其中一部分所述有源区;所述接触孔填充有导电介质;所述导电介质为选择性外延生长硅。其制造方法为:提供半导体衬底,在所述半导体衬底中形成有源区;在所述半导体衬底上方形成介质层,在所述介质层中形成露出一部分所述有源区的接触孔;在所述接触孔内选择性外延生长硅层。本发明采用选择性外延生长(SEG)硅,几乎不存在孔洞,因此电阻更小,电特性更优良。
-
-
-
-
-
-
-
-
-