-
公开(公告)号:CN119546171A
公开(公告)日:2025-02-28
申请号:CN202311114907.6
申请日:2023-08-29
Applicant: 腾讯科技(深圳)有限公司
Abstract: 本申请关于一种量子比特组件、制备方法、量子芯片及芯片制备系统,涉及微纳加工技术领域。一种量子比特组件包括:底层电路以及量子比特;底层电路表面具有氮化物钝化层。一种量子比特组件制备方法包括:在衬底上制备量子比特组件的底层薄膜;基于底层薄膜制备底层电路,底层电路表面具有氮化物钝化层;在衬底上制备与底层电路相连的量子比特,以获得量子比特组件。本方案能够在底层电路的表面制备氮化物钝化层,可以有效地避免薄膜表面的氧化,减小TLS损耗的产生,延长量子芯片的相干时间,进而用于制备长退相干的超导量子芯片。
-
公开(公告)号:CN111864049B
公开(公告)日:2025-02-14
申请号:CN202010505140.X
申请日:2020-06-05
Applicant: 中国计量科学研究院
Abstract: 本申请涉及一种基于超导桥结的约瑟夫森结阵列制备方法及结构。通过多个纳米桥使得多个第一超导引线薄膜子结构形成了单一层超导薄膜的超导桥结阵列,获得约瑟夫森结阵列结构。由于约瑟夫森结阵列结构通过多个第一超导引线薄膜子结构形成,可以对单一层超导薄膜的尺寸进行调控,从而缩小了横向尺寸最小结的周期尺寸。通过单一层超导薄膜的超导桥结阵列,可以依次叠加更多层,尽量多的增加纵向的层数。相比于传统的三明治结构约瑟夫森结阵列芯片,本申请的约瑟夫森结阵列,在相同的芯片尺寸上,可以高度集成更多的约瑟夫森结,提高了一个量级的结数量,以满足市场对输出电压的需求。并且,在约瑟夫森结数量相同的情况下,芯片的尺寸可以极大的缩小。
-
公开(公告)号:CN119421634A
公开(公告)日:2025-02-11
申请号:CN202411393073.1
申请日:2024-10-08
Applicant: 北京无线电计量测试研究所
Abstract: 本申请公开了一种高参数可控性射频超导量子干涉器件,包括:SQUID芯片,第一基底和其上外延生长的超导薄膜材料,在超导薄膜材料上设置第一环孔,环孔一侧设置微桥结构,微桥外侧设置有第一缝隙;还包括介质谐振器,第二基底和其上外延生长的超导薄膜材料,在超导薄膜材料上设置第二环孔,第二环孔一侧开口形成第二缝隙。SQUID芯片和介质谐振器通过倒装方式面对面粘合封装,第一环孔和第二环孔中心位置相对,第一缝隙和第二缝隙延伸方向角度相差90度。所述的微桥结构辐照离子构成约瑟夫森结。本申请还公开了一种高参数可控性射频超导量子干涉器件的制备方法。本申请旨在解决现有技术中台阶结类型的rf SQUID结参数可控性差、成品率低的问题。
-
公开(公告)号:CN119276234A
公开(公告)日:2025-01-07
申请号:CN202411360203.1
申请日:2024-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导参量放大器及其制备方法,超导参量放大器包括:约瑟夫森结阵列,用于提供谐振非线性;对地电容,用于阻抗匹配;线性腔,用于相位匹配;耦合电容,用于耦合线性腔与约瑟夫森结阵列;约瑟夫森结阵列的第一端与信号源相连,用于接受泵浦信号及输入信号,第二端与对地电容第一端及耦合电容第一端相连,对地电容的第二端接地,耦合电容的第二端与线性腔的第一端相连,线性腔的第二端接地。本发明通过优化超导参量放大器的设计和制备工艺,有效改进了线性腔和耦合结构,大大扩展了超导参量放大器的频率响应范围,从而可有效提升微波量子光学和超导量子比特测量信号处理的质量。
-
公开(公告)号:CN119233746A
公开(公告)日:2024-12-31
申请号:CN202310794749.7
申请日:2023-06-30
Applicant: 中国科学院物理研究所
Abstract: 本发明提供了一种半导体复合器件的制备和界面改性方法。还提供了半导体超导复合器件。通过通用的高质量复合器件微纳加工方式,并通过控制刻蚀时间来改变界面性质。所述微纳加工包括电子束曝光系统,等离子体刻蚀系统和镀膜系统。形貌显示制作了干净的器件,透射电子显微镜图显示了薄膜材料在半导体纳米线表面外延生长,输运数据观测到了量子化的电导平台,并且通过数据拟合得到很高的透射系数。这些都显示了高质量的器件。并且发明人观测到了刻蚀引起的界面能带弯曲带来的载流子浓度增加。以上表明,该工艺流程适用不同类型的器件,可以沉积不同材料,形成不同厚度薄膜。还可以通过刻蚀改变界面性质。为以后复合器件的制作和研究提供了坚实基础。
-
公开(公告)号:CN119183345A
公开(公告)日:2024-12-24
申请号:CN202410736509.6
申请日:2024-06-07
Applicant: 特拉量子股份公司
Abstract: 量子比特器件、用于制造量子比特器件的方法、以及用于该方法的接触层。一种量子比特器件包括第一超导体层、第二超导体层、电容器、第一互连件和第二互连件。第一超导体层包括第一超导体材料。第一超导体材料是具有共价结合原子层和垂直于第一超导体材料的共价结合原子层的第一c轴的第一各向异性分层材料。第二超导体层包括第二超导体材料。第二超导体材料是具有共价结合原子层和垂直于第二超导体材料的共价结合原子层的第二c轴的第二各向异性分层材料。第二超导体层布置在第一超导体层之上,以形成第一超导体材料与第二超导体材料之间的约瑟夫森结,其中,第一c轴和第二c轴在约瑟夫森结处彼此对齐;并且其中,约瑟夫森结处的所对齐的第一c轴和第二c轴与第一超导体层和第二超导体层两者相交。电容器包括第一电极和第二电极。第一互连件将第一电极和第一超导体层电连接。第二互连件将第二电极和第二超导体层电连接。电容器布置在竖直位置处,该竖直位置超过第一超导体层和第二超导体层两者的竖直位置。
-
公开(公告)号:CN119136646A
公开(公告)日:2024-12-13
申请号:CN202411239732.6
申请日:2024-09-05
Applicant: 量子科技长三角产业创新中心
Abstract: 本发明涉及量子芯片技术领域,尤其涉及一种超导量子倒装芯片及制备方法。包括:层叠设置的上层衬底、第一超导金属层、第二超导金属层和下层衬底,且所述上层衬底、所述第一超导金属层、所述第二超导金属层和所述下层衬底形成封闭腔体;还包括金属部,金属部设置于所述第二超导金属层上,并支撑于所述第二超导金属层与所述第一超导金属层之间;所述第一超导金属层包括第一电路层和约瑟夫森结,所述第二超导金属层包括第二电路层;所述第一电路层、所述第二电路层、所述约瑟夫森结以及所述金属部均位于所述封闭腔体内。本发明仅在下底片制备金属部,无需在上顶片设置金属部,尽可能避免了金属部加工工艺对比特性能的负面影响,提升了芯片性能。
-
公开(公告)号:CN119136645A
公开(公告)日:2024-12-13
申请号:CN202411250263.8
申请日:2024-09-06
Applicant: 清华大学
Abstract: 本发明提供一种超导量子比特及超导量子芯片,所述超导量子比特包括:约瑟夫森结和芯粒,其中:所述芯粒包括载片、深沟槽电容器和填充介质层,所述深沟槽电容器嵌入在所述载片内,所述填充介质层覆盖所述载片和所述深沟槽电容器,所述深沟槽电容器与所述约瑟夫森结电连接。本发明实施例提供的超导量子比特及超导量子芯片,能够减小超导量子比特的平面尺寸,提高超导量子比特的集成度。
-
公开(公告)号:CN119110673A
公开(公告)日:2024-12-10
申请号:CN202310674216.5
申请日:2023-06-07
Applicant: 腾讯科技(深圳)有限公司
Abstract: 本申请公开了一种共面波导电路的制备方法、芯片衬底及芯片,涉及量子技术领域。该方法包括在衬底的第一面上形成第一材料层,以及在所述衬底的第二面上形成第二材料层;在所述第一材料层上形成至少一个第一通孔;在所述衬底上形成至少一个第二通孔;在所述第一材料层中,刻蚀掉与第一共面波导电路的导体图案相对应的部分,得到刻蚀后的第一材料层;在所述第二材料层中,刻蚀掉与第二共面波导电路的导体图案相对应的部分,得到刻蚀后的第二材料层;沉积导体材料;去除所述刻蚀后的第一材料层和所述刻蚀后的第二材料层,得到带有共面波导电路的衬底。上述方法提高了共面波导电路制备的效率。
-
公开(公告)号:CN115020580B
公开(公告)日:2024-11-19
申请号:CN202210655748.X
申请日:2022-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于π结的磁通存储器件及制备方法。该基于π结的磁通存储器件的制备包括:提供衬底,形成在水平方向上间隔设置的第一类约瑟夫森结与第二类约瑟夫森结,形成隔离层及配线层,配线层的第一配线部与第一类约瑟夫森结顶电极电连接,配线层的第二配线部与第二类约瑟夫森结顶电极电连接,基于第一类约瑟夫森结形成存储环路,基于第二类约瑟夫森结形成读出电路。其中,第一类约瑟夫森结采用铁磁势垒层,由于铁磁材料的强交换作用,在一定的铁磁厚度下可实现π相位的偏移而形成π结,π结代替传统的0结将会产生0.5Φ0的磁通,从而把回滞区拉回到0偏置电流处,降低对电感的需求,缩短器件的尺寸,同时减小偏置电流降低静态功耗。
-
-
-
-
-
-
-
-
-