-
公开(公告)号：CN112582256B
公开(公告)日：2024-08-06
申请号：CN202011321703.6
申请日：2020-11-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明公开了一种用于半导体量子计算的应变纯化硅衬底及其形成方法，属于半导体技术领域，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅层电子迁移率较小的问题。应变纯化硅衬底包括自然硅衬底、绝缘层和应变纯化硅层，应变纯化硅层中引入张应力。形成方法为在基础衬底上外延形成多层硅锗缓冲层，多层硅锗缓冲层中的锗掺杂浓度逐渐增加，在硅锗缓冲层上形成应变纯化硅层，得到施主衬底；提供自然硅衬底；在施主衬底和/或自然硅衬底上形成绝缘层；将施主衬底与自然硅衬底键合，去除硅锗缓冲层和基础衬底，得到应变纯化硅衬底。该应变纯化硅衬底和形成方法可用于半导体量子计算。
-
公开(公告)号：CN112018041B
公开(公告)日：2024-08-06
申请号：CN202010702697.2
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法，包括：提供一半导体衬底；于所述半导体衬底上形成上电极；使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；在第一钝化层的外表面形成上电极连接层。通过在上电极与上电极连接层之间的界面、上电极连接层与金属导线层之间的界面进行界面处理，即依次在上电极进行处理、第一处理工艺以及第二处理工艺，以及在上电极连接层进行钝化处理，使得上电极与上电极连接层之间界面、上电极连接层与金属导线层之间界面的不完全反应物被去除，大大降低了电容器的漏电。
-
公开(公告)号：CN114759105B
公开(公告)日：2024-05-07
申请号：CN202210340026.5
申请日：2022-04-01
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/028 , H01L31/0312 , H01L31/102 , H01L31/18
Abstract: 本申请提供了一种量子阱光探测器的制作方法以及量子阱光探测器，该方法包括：提供受体基底，受体基底包括依次叠置的第一衬底层、第一Ge缓冲层、GexSi1‑x/Ge多量子阱层、P型Ge层以及交替设置硅化物材料层和第一Al2O3层的谐振腔结构；提供供体基底，供体基底包括依次叠置的第二衬底层以及第二Al2O3层；键合受体基底与供体基底；去除第一衬底层；在第一Ge缓冲层中注入离子形成N型Ge层。该方法中，通过设置谐振腔结构，有利于在器件内部形成光学谐振腔，增强其光学谐振腔效应，进而解决了现有技术中Ge材料光探测器对短波红外的响应度低的问题。
-
公开(公告)号：CN116936614A
公开(公告)日：2023-10-24
申请号：CN202310968405.3
申请日：2023-08-02
Applicant: 合肥国家实验室 , 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明提供了一种量子比特电极及其设计方法、量子比特器件，该量子比特电极的设计方法通过外延技术生长硅基量子比特外延结构，并对表面进行综合形貌表征，设计一种随不同材料优化的量子比特电极结构与形状，并通过量子比特电极形状与分布进一步改善量子比特器件的总体应力情况，改善量子比特器件温变应变涨落，最终得到一种全新的量子比特电极结构，并利用优化的量子比特电极结构制备硅基量子比特器件，从而为大规模比特扩展提供更为稳定的量子比特器件单元阵列，即从微观上改善量子比特器件的应力涨落，这将对量子比特的操纵有着巨大的意义。
-
公开(公告)号：CN116666356A
公开(公告)日：2023-08-29
申请号：CN202210148639.9
申请日：2022-02-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体制作技术领域，通过处理碳氮化硅层形成垂直接触孔，避免导电配线出现空隙或键孔现象，以提升半导体器件的工作性能。该半导体器件包括衬底；形成在所述衬底上的自下而上层叠设置的层间介质层和碳氮化硅层；所述碳氮化硅层和所述层间介质层中形成有连通的接触孔，所述接触孔的侧壁垂直于所述衬底；以及形成在所述接触孔内的导电配线。本发明还提供一种半导体器件的制作方法。该半导体器件应用在电子设备中。
-
Patent Agency Ranking
公开(公告)号：CN113314394B
公开(公告)日：2023-06-16
申请号：CN202110412165.X
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长Ge1‑x‑ySnxSiy层，0≤x
-
公开(公告)号：CN116230532A
公开(公告)日：2023-06-06
申请号：CN202111478988.9
申请日：2021-12-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78
Abstract: 本发明提供了一种半导体结构的制备方法及半导体结构，该制备方法先在虚拟衬底层上依次层叠形成至少一个叠层，每个叠层为采用高低温外延生长工艺先后形成的低温外延层和高温外延层，通过低温外延层来释放应变，使得含锗或/和含硅材料中的大部分位错和缺陷被限制在低温外延层。利用含锗或/和含硅材料的热膨胀系数在高低温生长过程中因温度变化导致不同的膨胀收缩比较大的特质，制备出张应变的叠层，利用低温外延层和高温外延层的刻蚀选择比不同，选择性刻蚀掉容纳位错质量较差的部分低温外延层，获得由支撑结构支撑的张应变的高温外延层，使形成的张应变的高温外延层具有更高的载流子迁移率优点，利于制备高载流子迁移率的发光器件和MOS器件。
-
公开(公告)号：CN116207135A
公开(公告)日：2023-06-02
申请号：CN202111448618.0
申请日：2021-11-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/165 , H01L29/66
Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成有锗虚拟衬底层，锗虚拟衬底层上方形成有锗硅逆渐变缓冲层，锗硅逆渐变缓冲层上方形成有第一锗硅限制层，第一锗硅限制层上形成有锗量子阱层，锗量子阱层上形成有第二锗硅限制层，在第二锗硅限制层上形成有硅帽层。通过依次形成锗虚拟衬底层和锗硅逆渐变缓冲层，然后在锗硅逆渐变缓冲层上依次形成第一锗硅限制层、锗量子阱层和第二锗硅限制层，通过调节锗硅逆渐变缓冲层的过度程度，可调控锗量子阱层的应变大小，形成可限制载流子的包含高迁移率二维空穴气的异质结结构，改善核自旋干扰现象，便于与大规模硅基CMOS相兼容，降低制备成本。
-
公开(公告)号：CN111599760B
公开(公告)日：2023-05-23
申请号：CN202010495600.5
申请日：2020-06-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 本申请实施例提供了一种半导体器件及其制造方法，在衬底上可以形成介质层，在介质层中形成第一堆叠层和第二堆叠层，第一堆叠层和第二堆叠层的材料不完全相同，第一堆叠层形成于纵向贯穿介质层的第一通孔中，包括第一掺杂材料层、第一沟道层和第二掺杂材料层，第二堆叠层形成于纵向贯穿介质层的第二通孔中，包括第三掺杂材料层、第二沟道层和第四掺杂材料层，之后，可以在第一堆叠层中形成第一器件，以及在第二堆叠层中形成第二器件。这样，源漏之间存在纵向的沟道层，沟道层的长度与膜层的厚度相关，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件，此外，能够提供多样化的器件结构，更能满足用户需求。
-
公开(公告)号：CN111564441B
公开(公告)日：2023-04-18
申请号：CN202010280443.6
申请日：2020-04-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：半导体衬底，于所半导体衬底内设置沟槽；埋入式栅堆叠，埋入式栅堆叠填充沟槽的下部；埋入式栅堆叠具有朝沟槽底部方向凹陷的顶表面。本申请的埋入式栅堆叠具有朝所述沟槽底部方向凹陷的顶表面，减小了埋入式栅堆叠(Gate)与源/漏区(S/D)之间的重叠部分，减少了GIDL电流,提高现有的半导体器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.038 seconds)
