-
公开(公告)号：CN113471215A
公开(公告)日：2021-10-01
申请号：CN202110540923.6
申请日：2021-05-18
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN112447771A
公开(公告)日：2021-03-05
申请号：CN202011111713.7
申请日：2020-10-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L27/12 , H01L21/762 , H01L29/786 , H01L21/336
Abstract: 本发明涉及GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法。一种GeSiOI衬底，包括由下至上依次堆叠的：硅衬底，埋氧层，保护层，Ge1‑xSix层；其中，0.1≤x≤0.3，Ge1‑xSix层的厚度≤100nm。制备方法：在硅衬底上依次沉积锗缓冲层、Ge1‑xSix层、保护层，得到第一多层材料结构；在硅衬底上沉积埋氧层，得到第二多层材料结构；将上述两个结构键合；再依次刻蚀去除硅衬底和锗缓冲层，之后将Ge1‑xSix层刻蚀至厚度≤100nm。本发明提高了GeSiOI衬底的迁移率，获得了掺杂的GeSiOI器件，降低了器件的源漏电阻，提升了器件开态电流。
-
公开(公告)号：CN112447771B
公开(公告)日：2023-12-01
申请号：CN202011111713.7
申请日：2020-10-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L27/12 , H01L21/762 , H01L29/786 , H01L21/336
Abstract: 本发明涉及GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法。一种GeSiOI衬底，包括由下至上依次堆叠的：硅衬底，埋氧层，保护层，Ge1‑xSix层；其中，0.1≤x≤0.3，Ge1‑xSix层的厚度≤100nm。制备方法：在硅衬底上依次沉积锗缓冲层、Ge1‑xSix层、保护层，得到第一多层材料结构；在硅衬底上沉积埋氧层，得到第二多层材料结构；将上述两个结构键合；再依次刻蚀去除硅衬底和锗缓冲层，之后将Ge1‑xSix层刻蚀至厚度≤100nm。本发明提高了GeSiOI衬底的迁移率，获得了掺杂的GeSiOI器件，降低了器件的源漏电阻，提升了器件开态电流。
-
公开(公告)号：CN113471215B
公开(公告)日：2023-03-17
申请号：CN202110540923.6
申请日：2021-05-18
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN111681951B
公开(公告)日：2023-01-24
申请号：CN202010762696.7
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN111834286B
公开(公告)日：2021-11-30
申请号：CN202010722513.9
申请日：2020-07-24
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/762 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种半导体绝缘衬底的制备方法、半导体绝缘衬底、晶体管以及晶体管的制备方法。其中，半导体绝缘衬底的制备方法，包括：提供键合基片以及支撑基片；在支撑基片上形成沟道材料层；在沟道材料层上形成钝化层；将键合基片与支撑基片键合以形成键合衬底，键合后沟道材料层以及钝化层位于键合基片与支撑基片之间；将键合衬底自支撑基片一侧减薄至沟道材料层。本申请可以有效提高半导体绝缘衬底以及应用其制备的晶体管的载流子迁移率。
-
公开(公告)号：CN113314396A
公开(公告)日：2021-08-27
申请号：CN202110414209.2
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762 , H01L31/18
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体衬底的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；第一次外延生长Ge1‑x‑ySnxSiy层，0≤x
-
公开(公告)号：CN111668090A
公开(公告)日：2020-09-15
申请号：CN202010760375.3
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
-
公开(公告)号：CN113471214B
公开(公告)日：2023-09-19
申请号：CN202110540902.4
申请日：2021-05-18
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种多层绝缘体上硅锗衬底结构，其包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层的硅锗材料的化学式为Si1‑yGey；所述第二硅锗层的硅锗材料的化学式为Si1‑zGez，0＜z≤0.5；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二硅锗层的硅锗材料相同的硅锗材料。本发明还涉及一种多层绝缘体上硅锗衬底结构的制备方法。该衬底结构有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN113314394B
公开(公告)日：2023-06-16
申请号：CN202110412165.X
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长Ge1‑x‑ySnxSiy层，0≤x
-
-
-
-
-
-
-
-
-
Search Results
397
records
(took 0.066 seconds)
