-
公开(公告)号：CN111681950B
公开(公告)日：2023-10-24
申请号：CN202010762688.2
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
-
公开(公告)号：CN111668090B
公开(公告)日：2023-03-14
申请号：CN202010760375.3
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
-
公开(公告)号：CN119584635A
公开(公告)日：2025-03-07
申请号：CN202411570269.3
申请日：2024-11-05
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及半导体器件制备技术领域，并公开了一种硅基异质器件单片集成方法及硅基异质器件单片，方法包括将介质材料沉积在硅基底的表面，在N阱和P阱上方开设隔离槽并在槽内形成外延叠层；沉积硬掩膜层并进行图形化工艺处理，在外延叠层上方形成保留掩膜层，之后在隔离槽内制备两种不同类型的垂直器件；将介质材料沉积在隔离槽内，采用凹陷工艺将垂直器件的表面暴露在外部环境中；对垂直器件表面进行HKMG沉积和图形化工艺处理形成高K金属栅，之后进行层间介质沉积以形成层间介质层，对层间介质层进行通孔刻蚀并填充导电金属形成硅基异质器件单片。上述方法实现了不同类型的垂直器件的高密度集成，显著提高了器件的性能、可靠性和集成度。
-
公开(公告)号：CN116207148A
公开(公告)日：2023-06-02
申请号：CN202111454488.1
申请日：2021-11-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/10 , H01L21/335
Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成有组分渐变的硅锗虚拟衬底层，硅锗虚拟衬底层上方形成有第一硅锗限制层，第一硅锗限制层上形成有硅量子阱层，硅量子阱层上形成有第二硅锗限制层，第二硅锗限制层上形成有帽层。通过在形成组分渐变的硅锗虚拟衬底层的过程中，调节组分渐变的硅锗过度程度和生长温度，能够调控应变大小，实现通过硅锗虚拟衬底层的优化，有效减少穿透位错的向上延伸，形成可限制载流子的结构；再在硅锗虚拟衬底层上方依次形成第一硅锗限制层、硅量子阱层和第二硅锗限制层，使最终形成的半导体结构为包含高迁移率二维电子气的异质结结构，能够在硅量子阱层中制备出更多数量的量子位元。
-
公开(公告)号：CN111681950A
公开(公告)日：2020-09-18
申请号：CN202010762688.2
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN117936386A
公开(公告)日：2024-04-26
申请号：CN202410074589.3
申请日：2024-01-18
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/308 , H01L29/06
Abstract: 本公开提供了一种先刻蚀器件有源区的垂直器件制造方法，可以应用于半导体技术领域。该方法包括：在衬底上依次设置第一源/漏限定层、沟道限定层、第二源/漏限定层的叠层；在叠层上设置掩模层；在叠层上设置图案化的光刻胶，图案化的光刻胶显露第一区域；基于图案化的光刻胶，在第一区域中将叠层刻蚀第一深度；以及基于掩模层，在第一区域以及第一区域内侧的第二区域中，进一步将叠层刻蚀第二深度，其中，在第一区域中，叠层被刻穿从而形成隔离沟槽。
-
公开(公告)号：CN116207135A
公开(公告)日：2023-06-02
申请号：CN202111448618.0
申请日：2021-11-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/165 , H01L29/66
Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成有锗虚拟衬底层，锗虚拟衬底层上方形成有锗硅逆渐变缓冲层，锗硅逆渐变缓冲层上方形成有第一锗硅限制层，第一锗硅限制层上形成有锗量子阱层，锗量子阱层上形成有第二锗硅限制层，在第二锗硅限制层上形成有硅帽层。通过依次形成锗虚拟衬底层和锗硅逆渐变缓冲层，然后在锗硅逆渐变缓冲层上依次形成第一锗硅限制层、锗量子阱层和第二锗硅限制层，通过调节锗硅逆渐变缓冲层的过度程度，可调控锗量子阱层的应变大小，形成可限制载流子的包含高迁移率二维空穴气的异质结结构，改善核自旋干扰现象，便于与大规模硅基CMOS相兼容，降低制备成本。
-
公开(公告)号：CN111681951A
公开(公告)日：2020-09-18
申请号：CN202010762696.7
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
-
公开(公告)号：CN116207134A
公开(公告)日：2023-06-02
申请号：CN202111446531.X
申请日：2021-11-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/15 , H01L21/02 , H01L21/76 , H01L21/764 , H01L29/06
Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成锗虚拟衬底层，锗虚拟衬底层上方形成锗硅逆渐变缓冲层，锗硅逆渐缓冲层上方形成第一锗硅限制层，第一锗硅限制层上方形成锗量子阱层和硅量子阱层，锗量子阱层和硅量子阱层上方形成第二锗硅限制层，第二锗硅限制层上方形成硅帽层。通过两个锗硅限制层，同时将二维电子气和二维空穴气限制在由锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格内，与主流CMOS工艺兼容。通过匹配应变锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格中的空间间接激子，能够观察到质量不平衡电子空穴物理超流和玻色‑爱因斯坦凝聚，便于形成半导体量子点等结构进行物理超流和玻色‑爱因斯坦凝聚实验验证。
-
公开(公告)号：CN111681951B
公开(公告)日：2023-01-24
申请号：CN202010762696.7
申请日：2020-07-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/02 , H01L29/267
Abstract: 本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.038 seconds)
