公开(公告)号：CN115954023A

公开(公告)日：2023-04-11

申请号：CN202211198159.X

申请日：2022-09-29

申请人： 三星电子株式会社

发明人： 李晛燮 ,  申殷昔 ,  崔荣暾 ,  尹彰秀 ,  赵泫润 ,  崔桢焕

IPC分类号： G11C7/10

摘要： 一种接收多电平信号的接收器，包括采样保持电路、第一模数转换电路和第二模数转换电路、以及数模转换电路。采样保持电路通过对输入数据信号进行采样和保持来生成采样数据信号。第一模数转换电路基于输入数据信号和多个参考电压中的第一选择参考电压产生输出数据的第一位。数模转换电路基于输出数据的第一位从多个参考电压中选择至少一个附加选择参考电压。第二模数转换电路基于采样数据信号和至少一个附加选择参考电压产生输出数据的至少一个附加位。

公开(公告)号：CN115223616A

公开(公告)日：2022-10-21

申请号：CN202111620870.5

申请日：2021-12-28

申请人： 三星电子株式会社

发明人： 尹镐俊 ,  赵英喆 ,  崔荣暾 ,  俞昌植 ,  崔桢焕

IPC分类号： G11C11/4076

摘要： 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括正交误差校正电路、时钟生成电路和数据输入/输出(I/O)缓冲器。正交误差校正电路通过调节基于数据时钟信号生成的第一时钟信号至第四时钟信号的偏移和占空比误差来执行锁定操作以生成第一校正时钟信号和第二校正时钟信号，并且响应于重新锁定信号执行重新锁定操作以将第二校正时钟信号锁定到第一校正时钟信号。时钟生成电路基于第一校正时钟信号和第二校正时钟信号来生成输出时钟信号和选通信号。数据I/O缓冲器通过基于输出时钟信号对来自存储器单元阵列的数据进行采样来生成数据信号，并且将数据信号和选通信号发送到存储器控制器。

公开(公告)号：CN114388013A

公开(公告)日：2022-04-22

申请号：CN202110911117.5

申请日：2021-08-09

申请人： 三星电子株式会社

发明人： 陈炯珉 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  崔桢焕

IPC分类号： G11C7/10 ,  G11C7/06 ,  G11C7/18 ,  G11C8/10 ,  G11C8/14 ,  G11C5/14 ,  G06F13/16

摘要： 一种存储系统，包括：存储控制器，在第一时间间隔期间基于具有N(N是3或更大的自然数)个不同电压电平之一的数据输入/输出信号向第一通道发送命令、地址或数据，所述存储控制器在第二时间间隔期间基于具有两个不同电压电平之一的数据输入/输出信号向第一通道发送在所述第一时间间隔期间未发送的命令、地址或数据；以及存储器件，在脉冲幅度调制(PAM)‑N模式下对在所述第一时间间隔期间经由所述第一通道接收的数据输入/输出信号进行采样，所述存储器件在非归零(NRZ)模式下对在所述第二时间间隔期间经由所述第一通道接收的数据输入/输出信号进行采样。

公开(公告)号：CN114252663A

公开(公告)日：2022-03-29

申请号：CN202111090216.8

申请日：2021-09-16

申请人： 三星电子株式会社

发明人： 陈炯珉 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  崔桢焕

IPC分类号： G01R1/067 ,  G01R31/26

摘要： 一种探针设备，包括：第一接收端，被配置为接收具有M个电平的多电平信号，其中M为大于2的自然数；第二接收端，被配置为接收参考信号；接收缓冲器，包括：连接至第一接收端的第一输入端、连接至第二接收端的第二输入端、以及被配置为基于从第一输入端和第二输入端接收的信号来输出多电平信号的输出端；以及，电阻器电路，包括连接至第一接收端和第二接收端的多个电阻器，并且确定第一接收端和第二接收端的端接电阻的大小。

公开(公告)号：CN114242129A

公开(公告)日：2022-03-25

申请号：CN202111058694.0

申请日：2021-09-08

申请人： 三星电子株式会社

发明人： 严泳度 ,  孙永训 ,  崔荣暾 ,  卞辰瑫 ,  赵泫润 ,  崔桢焕

IPC分类号： G11C7/10

摘要： 一种存储设备包括：存储单元阵列；以及发送器，其中，发送器包括脉冲幅度调制(PAM)编码器，被配置为根据从存储单元阵列读取的数据来生成基于PAM‑n的第一输入信号，其中n是大于或等于4的整数；前置驱动器，被配置为：基于第一输入信号并基于校准码信号来生成第二输入信号，并使用第一电源电压来输出第二输入信号；以及驱动器，被配置为：响应于第二输入信号，使用低于第一电源电压的第二电源电压，输出PAM‑n DQ信号。

公开(公告)号：CN114204938A

公开(公告)日：2022-03-18

申请号：CN202111027549.6

申请日：2021-09-02

申请人： 三星电子株式会社

发明人： 崔英 ,  郑源主 ,  赵英喆 ,  崔荣暾 ,  崔桢焕

IPC分类号： H03L7/24 ,  H03L7/099 ,  G11C11/4076

摘要： 一种注入锁定振荡器(ILO)电路包括：注入电路，所述注入电路接收具有相位差的输入信号，并基于每个输入信号与输出端处的振荡信号之间的电压电平差来提供分别与所述输入信号相对应的注入信号；以及多相信号输出电路，所述多相信号输出电路在从所述输入端接收到所述注入信号时提供多相信号，这些信号之间的相位差被固定为预定相位差。

公开(公告)号：CN114121062A

公开(公告)日：2022-03-01

申请号：CN202110632473.3

申请日：2021-06-07

申请人： 三星电子株式会社

发明人： 申光燮 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  崔桢焕

IPC分类号： G11C7/10 ,  G11C7/22

摘要： 公开了多电平信号接收器、存储器系统和电子设备。所述多电平信号接收器包括数据采样器电路和参考电压生成器电路。数据采样器电路包括将多电平信号与M‑1个参考电压进行比较的M‑1个感测放大器，多电平信号具有彼此不同的M个电压电平中的一个。数据采样器电路生成包括N个位的数据信号，M是大于2的整数，并且N是大于1的整数。参考电压生成器电路为生成所述M‑1个参考电压。所述M‑1个感测放大器中的至少两个感测放大器具有不同的感测特性。

公开(公告)号：CN110795370A

公开(公告)日：2020-02-14

申请号：CN201910671518.0

申请日：2019-07-24

申请人： 三星电子株式会社

发明人： 崔桢焕 ,  李泰成

IPC分类号： G06F13/16 ,  G06F12/0866

摘要： 本公开涉及包括非易失性存储器件的半导体存储器模块。该半导体存储器模块包括：数据缓冲器，所述数据缓冲器与外部设备交换第一数据信号；非易失性存储器件，所述非易失性存储器件分别通过数据线连接到所述数据缓冲器；以及控制器，所述控制器连接到所述数据线。所述控制器从所述外部设备接收地址、命令和控制信号，并且根据所述地址、所述命令和所述控制信号，所述控制器通过第一控制线控制所述数据缓冲器并且通过第二控制线控制所述非易失性存储器件。

公开(公告)号：CN103295640A

公开(公告)日：2013-09-11

申请号：CN201310060187.X

申请日：2013-02-26

申请人： 三星电子株式会社

发明人： 金正谦 ,  玄锡勋 ,  崔桢焕 ,  张星珍

IPC分类号： G11C17/16 ,  G11C17/18

CPC分类号： G11C17/18 ,  G11C5/04 ,  G11C11/40 ,  G11C17/16 ,  G11C29/04 ,  G11C29/44 ,  G11C29/76 ,  G11C29/78 ,  G11C29/789 ,  G11C2029/4402

摘要： 一种能够挽救封装之后出现的缺陷特性的存储器件包括：包括多个存储单元的存储单元阵列和包括至少一个反熔丝的反熔丝电路单元。反熔丝电路单元在所述至少一个反熔丝中存储存储单元阵列的缺陷单元地址，并将该缺陷单元地址读到外部源。反熔丝电路单元在所述至少一个反熔丝中存储缺陷特性码，其中缺陷特性码与该存储器件的时间参数配置、刷新配置、输入/输出（I/O）触发电压配置和数据训练配置的至少一者有关，并向外部源输出该缺陷特性码。

公开(公告)号：CN103021446A

公开(公告)日：2013-04-03

申请号：CN201210357106.8

申请日：2012-09-21

申请人： 三星电子株式会社

发明人： 宋仁达 ,  崔桢焕 ,  梁润硕

IPC分类号： G11C7/10 ,  G11C7/12

CPC分类号： G11C7/1057 ,  G11C7/1084 ,  H03K19/0005

摘要： 本发明涉及操作存储器件的方法及执行该方法的装置。根据示范性实施例，一种用于操作存储器件的方法包括：通过片上终端（ODT）引脚接收ODT信号；以及根据ODT信号，发出命令或者控制ODT电路。