-
公开(公告)号：CN107039444A
公开(公告)日：2017-08-11
申请号：CN201610989840.4
申请日：2016-11-10
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/11568
CPC classification number: H01L27/1104 , H01L27/092 , H01L27/11582 , H01L28/00 , H01L29/41775 , H01L27/11568
Abstract: 一种静态随机存取存储器装置包括第一晶体管、第二晶体管及第三晶体管，所述第一晶体管、第二晶体管及第三晶体管分别用作通门晶体管、下拉晶体管及上拉晶体管。每一晶体管的沟道区可包括垂直堆叠在衬底上的多个半导体片材。用作第一晶体管的沟道区及第二晶体管的沟道区的半导体片材可具有比用作第三晶体管的沟道区的半导体片材大的宽度。
-
公开(公告)号：CN119069511A
公开(公告)日：2024-12-03
申请号：CN202410507201.4
申请日：2024-04-25
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L29/417 , H01L29/732 , H01L27/082
Abstract: 提供一种半导体器件。该半导体器件包括：至少一个阱区，在衬底中并且具有第一导电类型；杂质注入区，在阱区中并且具有与第一导电类型不同的第二导电类型，并且沿第一方向布置；第一鳍结构，在杂质注入区上并且具有第二导电类型，其中，第一鳍结构包括交替地堆叠的第一半导体图案和第一牺牲图案；第一鳍结构上的第一接触部；第一外延图案，在阱区上并且具有第一导电类型；以及第二接触部，在第一外延图案上。
-
公开(公告)号：CN118693084A
公开(公告)日：2024-09-24
申请号：CN202410242089.6
申请日：2024-03-04
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/02
Abstract: 一种集成电路装置包括：第一纳米片堆叠件，包括布置在沿第一水平方向延伸的鳍型有源区域上的多个纳米片；栅极线，在鳍型有源区域上沿第二水平方向延伸；垂直结构，接触所述多个纳米片中的每个；以及第一栅极介电层，设置在栅极线与所述多个纳米片之间以及栅极线与垂直结构之间，其中，第一栅极线包括设置在所述多个纳米片中的每个下方的第一子栅极部分，第一栅极介电层包括：设置在栅极线与所述多个纳米片之间的第一部分、以及设置在第一子栅极部分与垂直结构之间的第二部分，并且第二部分在第二水平方向上的厚度大于第一部分在垂直方向上的厚度。
-
公开(公告)号：CN118335747A
公开(公告)日：2024-07-12
申请号：CN202311204658.X
申请日：2023-09-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/762 , H01L21/82
Abstract: 半导体器件包括：衬底，包括第一有源区和第二有源区；第一有源图案，在第一有源区上；第二有源图案，在第二有源区上；器件隔离层，填充第一有源图案与第二有源图案之间的沟槽，器件隔离层具有凹形顶表面；第一栅电极，在第一有源区中；第二栅电极，在第二有源区中；栅切割图案，设置在第一栅电极与第二栅电极之间并将第一栅电极与第二栅电极分离；以及绝缘图案，在栅切割图案与器件隔离层的凹形顶表面之间。
-
公开(公告)号：CN118263313A
公开(公告)日：2024-06-28
申请号：CN202311414790.3
申请日：2023-10-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体器件包括：衬底，包括第一区域和第二区域；第一有源图案，在第一区域上；第一栅极结构，与第一有源图案相交；第一外延图案，连接到第一有源图案，并且包括n型杂质；第一源/漏接触部，穿透第一外延图案的上表面，并且连接到第一外延图案；第二有源图案，在第二区域上；第二栅极结构，与第二有源图案相交；第二外延图案，连接到第二有源图案，并且包括p型杂质；以及第二源/漏接触部，穿透第二外延图案的上表面，并且连接到第二外延图案。第一源/漏接触部的下表面比第二源/漏接触部的下表面低。
-
Patent Agency Ranking
公开(公告)号：CN117637808A
公开(公告)日：2024-03-01
申请号：CN202311028875.8
申请日：2023-08-16
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78
Abstract: 半导体装置包括：衬底，其包括在第一方向上延伸的有源区域；栅电极层，其与有源区域交叉，并且在第二方向上延伸；多个沟道层，其位于有源区域上，在垂直于衬底的上表面的第三方向上彼此间隔开，从有源区域顺序地设置，并且被栅电极层围绕；栅极间隔件层，其设置在栅电极层在第一方向上的侧表面上；以及源极/漏极区域，其设置在有源区域上，位于栅电极层的侧面上，并且连接到多个沟道层。多个沟道层之中的最上的沟道层包括沟道部分，沟道部分在第一方向上彼此分离，并且设置在栅极间隔件层下方。
-
公开(公告)号：CN116072611A
公开(公告)日：2023-05-05
申请号：CN202210967697.4
申请日：2022-08-12
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 公开了半导体装置。所述半导体装置包括：有源图案，在基底上，其中，有源图案包括彼此堆叠的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极和第二栅电极，至少部分地围绕沟道层并且在第二方向上延伸，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，并且其中，有源图案的第一侧壁与第一栅电极的外侧壁之间的第一距离和有源图案的第二侧壁与第二栅电极的外侧壁之间的第二距离不同。
-
公开(公告)号：CN115911044A
公开(公告)日：2023-04-04
申请号：CN202210442733.5
申请日：2022-04-25
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 提供一种半导体器件。该半导体器件包括：有源图案，设置在衬底上并且沿第一方向延伸；一对源/漏极图案，设置在有源图案上并且在第一方向上彼此间隔开；多个沟道层，在一对源/漏极图案之间在有源图案上竖直地堆叠并且彼此间隔开；栅电极，在一对源/漏极图案之间沿第二方向延伸，栅电极设置在有源图案上并且围绕多个沟道层，并且第二方向与第一方向相交；以及栅极间隔物，设置在多个沟道层之间并且设置在栅电极与一对源/漏极图案之间。栅极间隔物包括交替地堆叠在一对源/漏极图案的侧壁上的多个第一间隔物图案和多个第二间隔物图案。
-
公开(公告)号：CN115547958A
公开(公告)日：2022-12-30
申请号：CN202210257892.8
申请日：2022-03-16
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768 , H01L23/522 , H01L23/528
Abstract: 提供了半导体装置。所述半导体装置可以包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案和位于所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括以堆叠形态彼此间隔开的第一半导体图案；栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻，第一栅极切割图案穿透栅电极；以及第一间隔件图案，位于第一栅极切割图案与第一沟道图案之间。第一间隔件图案可以包括：第一保留图案，与第一半导体图案中的至少一个第一半导体图案的最外侧表面相邻；以及第二保留图案，位于第一保留图案上。第二保留图案可以与第一栅极切割图案间隔开。
-
公开(公告)号：CN114068716A
公开(公告)日：2022-02-18
申请号：CN202110823416.3
申请日：2021-07-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置，所述半导体装置包括：第一有源图案，包括在第一方向上延伸的第一下部图案和与第一下部图案间隔开的第一片状图案；以及第一栅电极，在第一下部图案上，第一栅电极在与第一方向不同的第二方向上延伸并且围绕第一片状图案，其中，第一下部图案包括彼此背对的第一侧壁和第二侧壁，第一下部图案的第一侧壁和第一下部图案的第二侧壁中的每个在第一方向上延伸，第一栅电极在第二方向上与第一下部图案的第一侧壁叠置第一深度，第一栅电极在第二方向上与第一下部图案的第二侧壁叠置第二深度，并且第一深度与第二深度不同。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.038 seconds)
