公开(公告)号：CN114446922A

公开(公告)日：2022-05-06

申请号：CN202110757834.7

申请日：2021-07-05

Applicant: 三星电子株式会社

Inventor： 宋垠锡 ,  白洪周 ,  吴琼硕 ,  李满浩 ,  李赫宰

IPC: H01L23/498 ,  H01L27/092

Abstract: 一种集成电路芯片包括：衬底，具有有源表面和与有源表面相反的背表面；前道工艺(FEOL)结构，设置在衬底的有源表面上；第一后道工艺(BEOL)结构，设置在FEOL结构上；中间连接层，设置在衬底的背表面下方，所述中间连接层包括电荷存储器和围绕电荷存储器设置的金属柱；以及再分布结构层，设置在中间连接层下方。

公开(公告)号：CN114429947A

公开(公告)日：2022-05-03

申请号：CN202110862123.6

申请日：2021-07-29

Applicant: 三星电子株式会社

Inventor： 朴完洙 ,  宋生燮 ,  吴琼硕

IPC: H01L25/065 ,  H01L25/18 ,  H01L23/498 ,  H01L23/49

Abstract: 公开了一种半导体封装件，其包括：基板；芯片堆叠件，包括在所述基板上以上升阶梯形状堆叠的半导体芯片；第一电源/接地引线，通过所述第一电源/接地引线，所述基板连接到所述芯片堆叠件的最下面的半导体芯片，并且所述芯片堆叠件的相邻的半导体芯片彼此连接；以及第二电源/接地引线，从第一半导体芯片延伸并且连接到所述基板。所述第一半导体芯片是所述芯片堆叠件的除了最下面的半导体芯片和最上面的半导体芯片之外的一个半导体芯片。所述芯片堆叠件包括第一堆叠件和位于所述第一堆叠件上的第二堆叠件。所述第二堆叠件构成与所述第一堆叠件的通道独立的通道。

公开(公告)号：CN113013151A

公开(公告)日：2021-06-22

申请号：CN202011175741.5

申请日：2020-10-28

Applicant: 三星电子株式会社

Inventor： 宋垠锡 ,  吴琼硕 ,  俞世浩

IPC: H01L25/16 ,  H01L21/56 ,  H01L21/50

Abstract: 提供了一种半导体封装件及其制造方法。所述半导体封装件包括：封装基板；逻辑芯片，所述逻辑芯片堆叠在所述封装基板上并包括至少一个逻辑元件；以及堆叠结构。所述堆叠结构包括：集成电压调节器(IVR)芯片，所述IVR芯片包括调节所述至少一个逻辑元件的电压的电压调节电路；以及无源元件芯片，所述无源元件芯片堆叠在所述IVR芯片上并包括电感器。

公开(公告)号：CN111539180A

公开(公告)日：2020-08-14

申请号：CN201910988499.4

申请日：2019-10-17

Applicant: 三星电子株式会社

Inventor： 金永培 ,  吴琼硕

IPC: G06F30/3947

Abstract: 提供了一种用于印刷电路板的模拟的计算机实现方法、处理器实现系统和非暂时性计算机可读记录介质。该用于印刷电路板的模拟的计算机实现方法包括：将印刷电路板的布局划分为具有相同尺寸的元件；从所述元件中检测具有至少两种材料的第一元件；计算第一元件的各向异性属性，并将各向异性属性指定给第一元件中的每一个；和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于根据第一元件在布局上的方向的物理特性。

公开(公告)号：CN109801885A

公开(公告)日：2019-05-24

申请号：CN201811207296.9

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 金吉洙 ,  金容勋 ,  吴琼硕 ,  黄泰周

IPC: H01L23/367

Abstract: 一种电子设备，包括：电路板；半导体器件封装，安装在电路板上，该半导体器件封装包括连接到电路板的封装衬底，并排地安装在封装衬底上的第一半导体器件和第二半导体器件，以及围绕第一半导体器件的侧壁和第二半导体器件的侧壁的模制件，该模制件不覆盖第一半导体器件的顶表面；以及散热结构，在半导体器件封装上，第一半导体器件的顶表面与散热结构接触。

公开(公告)号：CN111092074B

公开(公告)日：2025-03-28

申请号：CN201910873305.6

申请日：2019-09-16

Applicant: 三星电子株式会社

Inventor： 金沅槿 ,  吴琼硕 ,  陈华日 ,  金东宽 ,  金永锡 ,  金载春 ,  黄承泰

IPC: H10D80/30 ,  H10B80/00 ,  H01L23/367 ,  H01L23/373 ,  H01L21/98

Abstract: 半导体封装包括：封装基板；第一半导体器件，布置在封装基板上；第一半导体器件上的至少一个第二半导体器件，从俯视图看部分地覆盖第一半导体器件；散热绝缘层，涂覆在第一半导体器件和至少一个第二半导体器件上；导电散热结构，布置在第一半导体器件的未被第二半导体器件覆盖的部分上的散热绝缘层上；以及封装基板上的模制层，覆盖第一半导体器件和至少一个第二半导体器件。散热绝缘层由电绝缘且导热材料形成，并且导电散热结构由导电和导热材料形成。

公开(公告)号：CN112420628B

公开(公告)日：2024-11-15

申请号：CN202010599860.7

申请日：2020-06-28

Applicant: 三星电子株式会社

Inventor： 金宣澈 ,  吴琼硕 ,  金泰勳 ,  金坪完 ,  李洙焕

IPC: H01L23/31 ,  H01L23/367 ,  H01L25/07

Abstract: 提供了一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；至少一个第二半导体芯片，设置在第一半导体芯片的上表面的一个区域上；散热构件，设置在第一半导体芯片的上表面的另一区域和第二半导体芯片的上表面的至少一个区域中，并且具有形成有至少一个沟槽的上表面；以及模制构件，覆盖第一半导体芯片、第二半导体芯片、封装基底的上表面和散热构件的侧表面，并且填充所述至少一个沟槽并同时暴露散热构件的上表面。

公开(公告)号：CN115881692A

公开(公告)日：2023-03-31

申请号：CN202211140509.7

申请日：2022-09-19

Applicant: 三星电子株式会社

Inventor： 金泰焕 ,  金荣得 ,  金载春 ,  吴琼硕 ,  李应彰

IPC: H01L23/538 ,  H01L23/528 ,  H01L25/065

Abstract: 公开了一种半导体封装，可以包括竖直堆叠的半导体芯片以及将半导体芯片彼此连接的第一连接端子、第二连接端子和第三连接端子。每个半导体芯片可以包括半导体衬底、在半导体衬底上的互连层、通过半导体衬底与互连层连接的贯穿电极、以及在互连层上的第一组、第二组和第三组。互连层可以包括绝缘层以及在绝缘层中的第一金属层和第二金属层。第一组和第二组可以与第二金属层接触，并且第三组可以与第二金属层间隔开。第一组和第三组中的每一组可以包括以多对一的方式与第一连接端子和第三连接端子中的对应一个连接的焊盘。第二组可以包括以一对一的方式与第二连接端子连接的焊盘。

公开(公告)号：CN115312474A

公开(公告)日：2022-11-08

申请号：CN202210409190.7

申请日：2022-04-19

Applicant: 三星电子株式会社

Inventor： 金泰焕 ,  金载春 ,  吴琼硕

IPC: H01L23/31 ,  H01L23/367 ,  H01L23/38 ,  H01L23/482 ,  H01L23/485 ,  H01L23/488

Abstract: 提供了一种半导体封装件。所述半导体封装件包括：第一封装件基底；第一半导体芯片，在第一封装件基底上；多个第一芯片凸块，在第一封装件基底与第一半导体芯片之间；多个第二半导体芯片，顺序地堆叠在第一半导体芯片上；模制构件，覆盖所述多个第二半导体芯片，在第一半导体芯片上；和热电冷却层，附接到第一半导体芯片的表面上。热电冷却层包括：冷却材料层，沿着第一半导体芯片的表面延伸；第一电极图案，当在平面图中观察所述半导体封装件时围绕所述多个第一芯片凸块被布置的区域，在冷却材料层中；和第二电极图案，当在平面图中观察半导体封装件时围绕第一电极图案，在冷却材料层中。

公开(公告)号：CN115249676A

公开(公告)日：2022-10-28

申请号：CN202210119737.X

申请日：2022-02-08

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  宋垠锡 ,  吴琼硕

IPC: H01L23/482 ,  H01L23/485

Abstract: 一种半导体封装包括下重分布层、下半导体芯片、以及附接到下重分布层的多个导电连接结构。上重分布层设置在下半导体芯片和多个导电连接结构上。上半导体芯片具有与下半导体芯片的有源面相对应的有源面，并设置在上重分布层上。下半导体芯片包括半导体衬底，该半导体衬底具有第一表面和与第一表面相对的第二表面。上布线结构设置在半导体衬底的第一表面上。掩埋电力轨道填充从第一表面朝向第二表面延伸的掩埋轨道孔的一部分。贯通电极填充从第二表面朝向第一表面延伸的通孔。