-
公开(公告)号：CN110676239B
公开(公告)日：2021-09-21
申请号：CN201911135879.X
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片，沿第一方向彼此堆叠；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。
-
公开(公告)号：CN109801885A
公开(公告)日：2019-05-24
申请号：CN201811207296.9
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: H01L23/367
Abstract: 一种电子设备，包括：电路板；半导体器件封装，安装在电路板上，该半导体器件封装包括连接到电路板的封装衬底，并排地安装在封装衬底上的第一半导体器件和第二半导体器件，以及围绕第一半导体器件的侧壁和第二半导体器件的侧壁的模制件，该模制件不覆盖第一半导体器件的顶表面；以及散热结构，在半导体器件封装上，第一半导体器件的顶表面与散热结构接触。
-
公开(公告)号：CN119381366A
公开(公告)日：2025-01-28
申请号：CN202410245746.2
申请日：2024-03-04
Applicant: 三星电子株式会社
Inventor： 黄泰周
IPC: H01L23/48 , H01L23/498 , H01L23/31 , H01L23/535 , H01L23/538
Abstract: 一种半导体封装，包括第一衬底。第一下半导体芯片设置在第一衬底上。桥接结构在第一衬底上与第一下半导体芯片横向地间隔开。第二衬底设置在第一下半导体芯片和桥接结构上。第一上半导体芯片设置在第二衬底上。在平面图中，第一上半导体芯片与第一下半导体芯片间隔开。桥接结构包括基底结构。导电过孔设置在基底结构中，并且与第一衬底接触。第一上半导体芯片通过导电过孔电连接到第一下半导体芯片。
-
公开(公告)号：CN110190050B
公开(公告)日：2024-11-22
申请号：CN201910072644.4
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/538 , H01L23/49
Abstract: 提供了一种半导体封装。半导体封装包括：存储器子封装，包括第一连接层以及设置在第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在第二连接层上的控制器芯片、以及连接到所述控制器芯片和多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接存储器子封装和所述逻辑子封装，其中，缓冲器芯片经由每个具有第一数据传输速率的多个第一数据传输线连接到多个存储器芯片，缓冲器芯片经由每个具有第二数据传输速率的多个第二数据传输线连接到控制器芯片，并且第一数据传输速率小于第二数据传输速率。半导体封装具有高存储器带宽和信号完整性。
-
公开(公告)号：CN109801885B
公开(公告)日：2023-12-01
申请号：CN201811207296.9
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: H01L23/367
Abstract: 一种电子设备，包括：电路板；半导体器件封装，安装在电路板上，该半导体器件封装包括连接到电路板的封装衬底，并排地安装在封装衬底上的第一半导体器件和第二半导体器件，以及围绕第一半导体器件的侧壁和第二半导体器件的侧壁的模制件，该模制件不覆盖第一半导体器件的顶表面；以及散热结构，在半导体器件封装上，第一半导体器件的顶表面与散热结构接触。
-
Patent Agency Ranking
公开(公告)号：CN105390464A
公开(公告)日：2016-03-09
申请号：CN201510524877.5
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片，沿第一方向彼此堆叠；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。
-
公开(公告)号：CN110676239A
公开(公告)日：2020-01-10
申请号：CN201911135879.X
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片，沿第一方向彼此堆叠；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。
-
公开(公告)号：CN105390464B
公开(公告)日：2019-12-13
申请号：CN201510524877.5
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片，沿第一方向彼此堆叠；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。
-
公开(公告)号：CN110190050A
公开(公告)日：2019-08-30
申请号：CN201910072644.4
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/538 , H01L23/49
Abstract: 提供了一种半导体封装。半导体封装包括：存储器子封装，包括第一连接层以及设置在第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在第二连接层上的控制器芯片、以及连接到所述控制器芯片和多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接存储器子封装和所述逻辑子封装，其中，缓冲器芯片经由每个具有第一数据传输速率的多个第一数据传输线连接到多个存储器芯片，缓冲器芯片经由每个具有第二数据传输速率的多个第二数据传输线连接到控制器芯片，并且第一数据传输速率小于第二数据传输速率。半导体封装具有高存储器带宽和信号完整性。
-
公开(公告)号：CN107919344A
公开(公告)日：2018-04-17
申请号：CN201710762839.2
申请日：2017-08-30
Applicant: 三星电子株式会社
Inventor： 黄泰周
IPC: H01L23/498 , H01L25/18
CPC classification number: H01L25/0657 , H01L23/498 , H01L23/49816 , H01L23/5385 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/30 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0652 , H01L2224/05554 , H01L2224/0612 , H01L2224/06145 , H01L2224/16225 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/73253 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06527 , H01L2225/06548 , H01L2225/06565 , H01L2225/06568 , H01L2924/00014 , H01L2924/15311 , H01L2224/45099 , H01L2924/00012 , H01L2224/13099 , H01L23/49838 , H01L25/18
Abstract: 公开了一种半导体封装件，所述半导体封装件可以包括：第一再分布层(RDL)；第一半导体芯片，位于第一RDL的顶表面上，第一半导体芯片包括第一电路表面和第一底表面，第一电路表面具有位于其上的第一I/O垫，第一I/O垫被构造为经由第一键合线将第一半导体芯片电连接到第一RDL；第二半导体芯片，位于第一半导体芯片上，第二半导体芯片包括第二电路表面和第二底表面；以及第二RDL，位于第二半导体芯片上，第二RDL面向第一电路表面和第二电路表面两者。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
