公开(公告)号：CN117596899A

公开(公告)日：2024-02-23

申请号：CN202311006865.4

申请日：2023-08-10

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  徐正敏 ,  申光燮 ,  崔佑信 ,  崔桢焕

IPC: H10B80/00 ,  H01L23/49

Abstract: 本发明提供一种半导体封装，其中缓冲器芯片被引线键合到存储器管芯。该半导体封装包括半导体管芯堆叠、连接到第一组半导体管芯的第一组引线键合、连接到第二组半导体管芯的第二组引线键合、以及缓冲器芯片。第二组半导体管芯在第一组半导体管芯上。缓冲器芯片包括靠近半导体管芯堆叠的第一组管芯键合焊盘以及远离半导体管芯堆叠的第二组管芯键合焊盘。第二组引线键合延伸以连接到缓冲器芯片的第一组管芯键合焊盘，并且第一组引线键合延伸以连接到缓冲器芯片的第二组管芯键合焊盘。

公开(公告)号：CN114093854A

公开(公告)日：2022-02-25

申请号：CN202110899111.0

申请日：2021-08-05

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  宋垠锡 ,  吴琼硕 ,  全成桓

IPC: H01L25/065 ,  H01L23/31

Abstract: 根据本发明构思的半导体封装包括：第一半导体芯片，配置为包括第一半导体器件、第一半导体衬底、穿透所述第一半导体衬底的多个贯通电极、以及布置在所述第一半导体衬底的上表面上的多个第一芯片连接焊盘；多个第二半导体芯片，依次堆叠在所述第一半导体芯片的上表面上，并且配置为各自包括第二半导体衬底、由所述第一半导体芯片控制的第二半导体器件、以及布置在所述第二半导体衬底的上表面上的多个第二芯片连接焊盘；多条接合线，配置为将所述多个第一芯片连接焊盘连接到所述多个第二芯片连接焊盘；以及多个外部连接端子，附接到所述第一半导体芯片。

公开(公告)号：CN114520219A

公开(公告)日：2022-05-20

申请号：CN202111118376.9

申请日：2021-09-23

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  宋垠锡 ,  金京范 ,  吴琼硕 ,  张彦铢

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/488 ,  H01L23/522

Abstract: 提供一种半导体封装，该半导体封装包括第一半导体芯片和与第一半导体芯片接合的第二半导体芯片，第一半导体芯片包括逻辑结构。第一半导体芯片可以包括：在第一半导体衬底的第一表面上并与逻辑结构连接的信号线；在第一半导体衬底的第二表面上的电力输送网络，第二表面与第一表面相对；以及穿通过孔，穿透第一半导体衬底并将电力输送网络连接到逻辑结构。第二半导体芯片可以包括电容器层，所述电容器层在第二半导体衬底上并且与电力输送网络相邻。

公开(公告)号：CN114446922A

公开(公告)日：2022-05-06

申请号：CN202110757834.7

申请日：2021-07-05

Applicant: 三星电子株式会社

Inventor： 宋垠锡 ,  白洪周 ,  吴琼硕 ,  李满浩 ,  李赫宰

IPC: H01L23/498 ,  H01L27/092

Abstract: 一种集成电路芯片包括：衬底，具有有源表面和与有源表面相反的背表面；前道工艺(FEOL)结构，设置在衬底的有源表面上；第一后道工艺(BEOL)结构，设置在FEOL结构上；中间连接层，设置在衬底的背表面下方，所述中间连接层包括电荷存储器和围绕电荷存储器设置的金属柱；以及再分布结构层，设置在中间连接层下方。

公开(公告)号：CN115249676A

公开(公告)日：2022-10-28

申请号：CN202210119737.X

申请日：2022-02-08

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  宋垠锡 ,  吴琼硕

IPC: H01L23/482 ,  H01L23/485

Abstract: 一种半导体封装包括下重分布层、下半导体芯片、以及附接到下重分布层的多个导电连接结构。上重分布层设置在下半导体芯片和多个导电连接结构上。上半导体芯片具有与下半导体芯片的有源面相对应的有源面，并设置在上重分布层上。下半导体芯片包括半导体衬底，该半导体衬底具有第一表面和与第一表面相对的第二表面。上布线结构设置在半导体衬底的第一表面上。掩埋电力轨道填充从第一表面朝向第二表面延伸的掩埋轨道孔的一部分。贯通电极填充从第二表面朝向第一表面延伸的通孔。

公开(公告)号：CN118540956A

公开(公告)日：2024-08-23

申请号：CN202311501657.1

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 徐正敏 ,  李满浩 ,  成锡江 ,  李仟颜

IPC: H10B80/00 ,  G06F13/16 ,  G11C16/08 ,  G11C16/30 ,  G11C16/10 ,  G11C16/26 ,  G11C29/42 ,  G11C29/44 ,  H01L23/488 ,  H01L21/50 ,  H01L21/60

Abstract: 提供了存储装置、非易失性存储器封装件及其制造方法。所述非易失性存储器封装件包括：被配置为堆叠的第一非易失性存储器件；被配置为堆叠的第二非易失性存储器件；以及接口芯片，其通过接合通道连接到外部装置，通过第一接合通道连接到一个所述第一非易失性存储器件，并且通过第二接合通道连接到一个所述第二非易失性存储器件，其中，所述接口芯片包括：连接到所述接合通道的输入/输出焊盘；连接到所述第一接合通道的第一输入/输出焊盘；以及连接到所述第二接合通道的第二输入/输出焊盘，其中，所述第一输入/输出焊盘和所述第二输入/输出焊盘针对每个通道交替地布置，用于跨通道屏蔽。

公开(公告)号：CN116613116A

公开(公告)日：2023-08-18

申请号：CN202211604406.1

申请日：2022-12-13

Applicant: 三星电子株式会社

Inventor： 李满浩 ,  金京范 ,  吴琼硕

IPC: H01L23/367 ,  H01L23/498 ,  H01L25/18

Abstract: 一种半导体封装件包括：封装基板；电源模块，位于所述封装基板的第一表面上；连接器，位于所述封装基板的所述第一表面上，所述连接器与所述电源模块水平地间隔开；第一半导体芯片，位于所述封装基板的与所述第一表面相对的第二表面上；以及第一散热器，位于所述封装基板的第二表面上，所述第一散热器覆盖所述第一半导体芯片。所述第一半导体芯片与所述电源模块垂直地交叠，并且所述第一半导体芯片通过所述封装基板电连接到所述电源模块。