公开(公告)号：CN103839944A

公开(公告)日：2014-06-04

申请号：CN201310585436.7

申请日：2013-11-19

Applicant: 三星电子株式会社

Inventor： 申东石 ,  姜显澈 ,  卢东贤 ,  朴判贵 ,  慎居明 ,  李来寅 ,  李哲雄 ,  郑会晟 ,  金永倬

IPC: H01L27/088 ,  H01L29/06

CPC classification number: H01L29/7848 ,  H01L21/823412 ,  H01L21/823425 ,  H01L27/0207 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/4966 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。

公开(公告)号：CN110060999B

公开(公告)日：2023-11-03

申请号：CN201910156871.5

申请日：2013-11-19

Applicant: 三星电子株式会社

Inventor： 申东石 ,  姜显澈 ,  卢东贤 ,  朴判贵 ,  慎居明 ,  李来寅 ,  李哲雄 ,  郑会晟 ,  金永倬

IPC: H01L27/088 ,  H01L21/8234 ,  H01L27/02 ,  H01L29/08 ,  H01L29/10 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。

公开(公告)号：CN115440729A

公开(公告)日：2022-12-06

申请号：CN202210470214.X

申请日：2022-04-28

Applicant: 三星电子株式会社

Inventor： 罗采昊 ,  金成洙 ,  闵宣基 ,  卢东贤

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了半导体器件。所述半导体器件可以包括：第一鳍型图案和第二鳍型图案，所述第一鳍型图案和所述第二鳍型图案位于衬底上；第一外延图案，所述第一外延图案位于所述第一鳍型图案上；第二外延图案，所述第二外延图案位于所述第二鳍型图案上；以及下场绝缘膜，所述下场绝缘膜位于所述衬底上并且在所述第一鳍型图案的侧壁和所述第二鳍型图案的侧壁上延伸，其中，所述下场绝缘膜包括在第三方向上突出的突起。所述下场绝缘膜的所述突起可以位于所述第一鳍型图案与所述第二鳍型图案之间，并且所述下场绝缘膜的所述突起的顶表面的垂直高度随着距所述第一鳍型图案的所述侧壁的距离增加而先增加后减小。

公开(公告)号：CN110931545A

公开(公告)日：2020-03-27

申请号：CN201910811500.6

申请日：2019-08-29

Applicant: 三星电子株式会社

Inventor： 安圭焕 ,  金成洙 ,  罗采昊 ,  卢东贤 ,  玄尚镇

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/78

Abstract: 一种半导体器件包括：在衬底上的有源鳍；在衬底上的第一隔离图案；所述第一隔离图案在每个有源鳍的下侧壁上延伸；第三隔离图案，包括延伸到第一隔离图案中的上部和延伸到衬底的上部中的下部，该下部与第三隔离图案的上部接触，并且该下部的下表面的宽度大于该下部的上表面的宽度；以及第二隔离图案，在第三隔离图案下方在衬底中延伸，与第三隔离图案接触，并且具有圆形下表面。

公开(公告)号：CN110660724A

公开(公告)日：2020-01-07

申请号：CN201910553164.X

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 曹九荣 ,  申秀斌 ,  卢东贤 ,  丁炳硕 ,  玄尚镇

IPC: H01L21/762 ,  H01L27/11

Abstract: 公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。

公开(公告)号：CN110060999A

公开(公告)日：2019-07-26

申请号：CN201910156871.5

申请日：2013-11-19

Applicant: 三星电子株式会社

Inventor： 申东石 ,  姜显澈 ,  卢东贤 ,  朴判贵 ,  慎居明 ,  李来寅 ,  李哲雄 ,  郑会晟 ,  金永倬

IPC: H01L27/088 ,  H01L21/8234 ,  H01L27/02 ,  H01L29/08 ,  H01L29/10 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。

公开(公告)号：CN111799329B

公开(公告)日：2024-11-29

申请号：CN202010188610.4

申请日：2020-03-17

Applicant: 三星电子株式会社

Inventor： 罗采昊 ,  金成洙 ,  安圭焕 ,  卢东贤

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088

Abstract: 一种半导体器件包括衬底、第一鳍和第二鳍。所述第一鳍和所述第二鳍在所述衬底上沿第一方向彼此间隔开，并且在与所述第一方向相交的第二方向上延伸。所述半导体器件还包括：第一浅沟槽，所述第一浅沟槽形成在所述第一鳍与所述第二鳍之间；以及场绝缘膜，所述场绝缘膜填充所述第一浅沟槽的至少一部分。所述场绝缘膜包括第一部分、与所述第一部分相邻的第二部分以及与所述第二部分相邻并且与所述第一浅沟槽的侧壁相邻的第三部分。所述第一部分包括所述场绝缘膜的上表面的在所述第一方向上的中心部分。所述场绝缘膜的所述上表面为朝着所述衬底凹入的大括号形状。

公开(公告)号：CN110660724B

公开(公告)日：2024-02-02

申请号：CN201910553164.X

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 曹九荣 ,  申秀斌 ,  卢东贤 ,  丁炳硕 ,  玄尚镇

IPC: H01L21/762 ,  H10B10/00

Abstract: 公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。

公开(公告)号：CN114678354A

公开(公告)日：2022-06-28

申请号：CN202111280106.8

申请日：2021-10-28

Applicant: 三星电子株式会社

Inventor： 闵宣基 ,  卢东贤 ,  罗采昊

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 一种集成电路器件，包括：鳍型有源区，位于衬底上并且包括位于第一水平高度处的鳍顶表面；栅极线，位于所述鳍型有源区上；以及绝缘结构，位于所述鳍型有源区的侧壁上。所述绝缘结构包括：第一绝缘衬垫，与所述鳍型有源区的侧壁接触；第二绝缘衬垫，位于所述第一绝缘衬垫上，并且包括位于比所述第一水平高度低的第二水平高度处的最上部；下掩埋绝缘层，面对所述鳍型有源区的侧壁，并且包括在比所述第二水平高度低的第三水平高度处面对所述栅极线的第一顶表面；以及上掩埋绝缘层，位于所述下掩埋绝缘层与所述栅极线之间，并且包括位于等于或高于所述第二水平高度的第四水平高度处的第二顶表面。

公开(公告)号：CN112768449A

公开(公告)日：2021-05-07

申请号：CN202011122787.0

申请日：2020-10-20

Applicant: 三星电子株式会社

Inventor： 安圭焕 ,  金成洙 ,  罗采昊 ,  南雄植 ,  卢东贤

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/762

Abstract: 本发明构思涉及半导体器件和制造该半导体器件的方法。该半导体器件包括：在衬底上的第一有源图案和第二有源图案，第一和第二有源图案在第一方向上彼此相邻且第一沟槽在第一有源图案与第二有源图案之间；在衬底上的第三有源图案和第四有源图案，第三有源图案和第四有源图案在第一方向上彼此相邻且第二沟槽在第三有源图案与第四有源图案之间。该半导体器件包括在第一沟槽中的第一器件隔离层和在第二沟槽中的第二器件隔离层。第二沟槽在第一方向上的宽度大于第一沟槽在第一方向上的宽度。第二器件隔离层包括从第二器件隔离层的顶表面突出的第一突起和第二突起。