公开(公告)号：CN110660724B

公开(公告)日：2024-02-02

申请号：CN201910553164.X

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 曹九荣 ,  申秀斌 ,  卢东贤 ,  丁炳硕 ,  玄尚镇

IPC: H01L21/762 ,  H10B10/00

Abstract: 公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。

公开(公告)号：CN115707240A

公开(公告)日：2023-02-17

申请号：CN202210939227.7

申请日：2022-08-05

Applicant: 三星电子株式会社

Inventor： 洪昇辉 ,  金相元 ,  金知勇 ,  申秀斌 ,  任霞彬

IPC: H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  H10B41/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27

Abstract: 提供了一种半导体装置和包括其的电子系统。所述半导体装置包括：外围电路结构，其可包括位于半导体衬底上的外围电路和外围电路线；半导体层，其包括单元阵列区和连接区，并且位于外围电路结构上；堆叠件，其包括堆叠在半导体层上的电极，并且在连接区上具有阶梯结构；以及平面化绝缘层，其覆盖堆叠件；竖直结构，其位于单元阵列区上，穿通堆叠件，并且包括数据存储图案；坝组，其包括连接区上的绝缘坝，并且穿通堆叠件；穿通插塞，其穿通绝缘坝，并且连接至对应的外围电路线；坝组包括距离单元阵列区最远的第一绝缘坝，第一绝缘坝包括间隔开的第一侧壁部分和第二侧壁部分，第一绝缘坝的第二侧壁部分的上厚度与下厚度之间的差大于第一侧壁部分的上厚度与下厚度的之间的差。

公开(公告)号：CN116471843A

公开(公告)日：2023-07-21

申请号：CN202310082481.4

申请日：2023-01-18

Applicant: 三星电子株式会社

Inventor： 申秀斌 ,  金相元 ,  金知勇 ,  宋炫周 ,  任霞彬

IPC: H10B41/30 ,  H10B41/27 ,  H10B43/30 ,  H10B43/27

Abstract: 一种半导体器件包括：具有栅电极和层间绝缘层的堆叠结构，该堆叠结构具有单元区域和台阶区域，并且栅电极在第一方向上延伸以在台阶区域中具有台阶形状；在单元区域中穿过堆叠结构的沟道结构；穿过堆叠结构并在第一方向上延伸的分离结构；以及在台阶区域中在分离结构之间并穿过堆叠结构的支撑结构。台阶区域包括第一区域和第二区域，第一区域在第一方向上比第二区域更靠近单元区域，支撑结构包括分别穿过第一区域和第二区域中的堆叠结构的第一支撑结构和第二支撑结构，第一支撑结构的最大宽度大于第二支撑结构的最大宽度。

公开(公告)号：CN110660724A

公开(公告)日：2020-01-07

申请号：CN201910553164.X

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 曹九荣 ,  申秀斌 ,  卢东贤 ,  丁炳硕 ,  玄尚镇

IPC: H01L21/762 ,  H01L27/11

Abstract: 公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。