公开(公告)号：CN111987014A

公开(公告)日：2020-11-24

申请号：CN202010440382.5

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 金会哲 ,  金石镐 ,  金兑泳 ,  罗勋奏 ,  全炯俊

IPC: H01L21/67 ,  H01L21/18

Abstract: 提供一种晶片键合装置，该晶片键合装置包括：下支撑板，配置为在下支撑板的上表面上结构地支撑第一晶片；下结构，与下支撑板相邻并在垂直于下支撑板的上表面的垂直方向上可移动；上支撑板，配置为在上支撑板的下表面上结构地支撑第二晶片；以及上结构，与上支撑板相邻并在垂直方向上可移动。

公开(公告)号：CN107818922B

公开(公告)日：2020-11-17

申请号：CN201710730431.7

申请日：2017-08-23

Applicant: 三星电子株式会社

Inventor： 金庆焕 ,  姜泰寓 ,  朴炳律 ,  全炯俊

IPC: H01L21/56

Abstract: 一种制造半导体封装的方法包括：在支撑衬底上形成初步封装，所述初步封装包括连接衬底、半导体芯片、以及位于所述连接衬底及所述半导体芯片上的模制图案；在所述模制图案上形成缓冲图案；以及在所述缓冲图案上形成载体衬底，所述载体衬底包括与所述缓冲图案接触的第一部分及与所述模制图案接触的第二部分。

公开(公告)号：CN109962064B

公开(公告)日：2024-02-09

申请号：CN201811267757.1

申请日：2018-10-29

Applicant: 三星电子株式会社

Inventor： 千镇豪 ,  孙成旻 ,  全炯俊 ,  文光辰 ,  安振镐 ,  李镐珍 ,  藤崎纯史

IPC: H01L25/18 ,  H10B80/00 ,  H01L23/48 ,  H01L23/485 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体装置及其制造方法，所述半导体装置包括：延伸穿过衬底的通孔电极结构；通孔电极结构上的再分布层；以及导电焊盘，该导电焊盘包括延伸穿过再分布层的贯穿部分以及贯穿部分上的突出部分，所述突出部分从再分布层的上表面突出，其中突出部分的上表面的中间区平坦，并且不比突出部分的上表面的边缘区更靠近衬底。

公开(公告)号：CN115332233A

公开(公告)日：2022-11-11

申请号：CN202210506082.1

申请日：2022-05-09

Applicant: 三星电子株式会社

Inventor： 全炯俊 ,  文光辰 ,  朴明珠 ,  李学承 ,  黄善宽

IPC: H01L25/065 ,  H01L21/768

Abstract: 一种半导体器件包括：分别位于衬底的第一表面和第二表面上的正面结构和背面结构；以及贯穿衬底的第一贯通电极和第二贯通电极。正面结构包括电路器件、第一水平处的第一正面导电图案、第二水平处的第二正面导电图案、下绝缘结构、以及第一绝缘结构至第三绝缘结构。背面结构包括位于相同水平的第一背面导电图案和第二背面导电图案。第一贯通电极接触第一背面导电图案和第一正面导电图案。第二贯通电极接触第二背面导电图案和第二正面导电图案。第一正面导电图案贯穿第三绝缘结构的至少一部分和第二绝缘结构。

公开(公告)号：CN115332206A

公开(公告)日：2022-11-11

申请号：CN202210112648.2

申请日：2022-01-29

Applicant: 三星电子株式会社

Inventor： 黄载元 ,  文光辰 ,  李镐珍 ,  全炯俊

IPC: H01L23/48 ,  H01L23/528 ,  H01L21/768 ,  H01L23/532

Abstract: 一种半导体器件包括：半导体衬底，所述半导体衬底具有与有源层相邻的第一表面；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的所述第一表面上；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；蚀刻停止结构，所述蚀刻停止结构介于所述第一绝缘层与所述第二绝缘层之间并且包括多个蚀刻停止层；接触布线图案，所述接触布线图案设置在所述第二绝缘层内部并且被所述多个蚀刻停止层中的至少一个蚀刻停止层围绕；以及贯通电极结构，所述贯通电极结构被构造为在垂直方向上穿过所述半导体衬底、所述第一绝缘层和所述多个蚀刻停止层中的至少一个蚀刻停止层并且接触所述接触布线图案。

公开(公告)号：CN107818922A

公开(公告)日：2018-03-20

申请号：CN201710730431.7

申请日：2017-08-23

Applicant: 三星电子株式会社

Inventor： 金庆焕 ,  姜泰寓 ,  朴炳律 ,  全炯俊

IPC: H01L21/56

Abstract: 一种制造半导体封装的方法包括：在支撑衬底上形成初步封装，所述初步封装包括连接衬底、半导体芯片、以及位于所述连接衬底及所述半导体芯片上的模制图案；在所述模制图案上形成缓冲图案；以及在所述缓冲图案上形成载体衬底，所述载体衬底包括与所述缓冲图案接触的第一部分及与所述模制图案接触的第二部分。