-
公开(公告)号：CN119815828A
公开(公告)日：2025-04-11
申请号：CN202411721894.3
申请日：2024-11-28
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H10B12/00
Abstract: 本申请公开了一种半导体器件及其制备方法，该半导体器件包括衬底和位线结构，位线结构形成于衬底上，位线结构包括第一部分和第二部分，第二部分位于第一部分背离衬底的一侧，第一部分包括硅化物和碳掺杂物，第二部分包括硅。本申请提供的该半导体器件的位线结构受热后不易退化，热稳定性大大提升，从而使得半导体器件的性能得到显著提升。
-
公开(公告)号：CN119315980A
公开(公告)日：2025-01-14
申请号：CN202310874256.4
申请日：2023-07-14
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明提供一种多数投票电路，将比较电路输出的控制信号输出端，分别与内循环电路的输入端、阈值检测电路的控制信号输入端和投票电路的控制信号输入端相连接，以使内循环电路能够将其所接收到的控制信号，转换为对应的第一时钟信号和第二时钟信号进行输出，且将第二时钟信号作为偏置电压输入至阈值检测电路的偏置电压输入端，以使阈值检测电路，能够依据其所接收到的偏置电压和第一时钟信号，来判断是否开启投票电路，进而无需采用额外的模拟电路，即可为阈值检测电路提供偏置电压，实现了输入信号幅值的检测，进一步降低了多数投票电路的面积和制造成本。
-
公开(公告)号：CN113471289B
公开(公告)日：2024-07-16
申请号：CN202110548328.7
申请日：2021-05-19
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/762
Abstract: 本发明涉及一种绝缘体上硅衬底及其制备方法。一种绝缘体上硅衬底的制备方法，包括：在背衬硅层上形成掩蔽层；进行光刻和蚀刻，使掩蔽层形成多条沟槽，并且沟槽贯穿掩蔽层且深入背衬硅层中，使背衬硅层的表面被分隔成多个硅线条；去除掩蔽层；沉积第一氧化硅层，第一氧化硅层填充沟槽并覆盖硅线条；减薄第一氧化硅层，使硅线条曝露；形成硅顶层；对硅顶层进行热氧化处理，使其表面形成第二氧化硅层；进行退火处理；在退火之后去除第二氧化硅层。本发明制作的衬底能减小寄生电容，提高运行速度；还能降低漏电，具有更低的功耗；还能消除闩锁效应；还能抑制衬底脉冲电流干扰；同时引入应变。
-
公开(公告)号：CN118159118A
公开(公告)日：2024-06-07
申请号：CN202410284152.2
申请日：2024-03-12
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请公开了一种自整流隧道结器件的制造方法，可应用于存储器技术领域，该方法包括：提供薄膜结构；薄膜结构从下至上依次包括：衬底层、种子层、人工反铁磁钉扎层、耦合层、参考层、势垒层、自由层以及覆盖层；蚀刻薄膜结构至耦合层上方，得到隧道结结构；蚀刻隧道结结构至衬底层上方，得到底电极蚀刻结构；对底电极蚀刻结构填充底电极金属，得到自整流隧道结器件。如此，基于从下至上包括衬底层、种子层、人工反铁磁钉扎层、耦合层、参考层、势垒层、自由层以及覆盖层的薄膜结构进行蚀刻填充等工艺，使制备的自整流隧道结器件可以集成超高密度的存储器阵列，并自动规避电流串扰问题，从而提高了MRAM存储阵列的存储密度。
-
公开(公告)号：CN118116429A
公开(公告)日：2024-05-31
申请号：CN202311701862.2
申请日：2023-12-11
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/16
Abstract: 一种字线控制电路及磁随机存取存储器。所述字线控制电路包括：控制电路，适于接收读写使能信号及行译码信号，并生成逻辑相反的第一升压控制信号及第二升压控制信号；升压电路，适于在进行不同操作时，基于所述第一升压控制信号及第二升压控制信号，调整所述第一输出端及第二输出端的电压。以及电压选择电路，适于在进行写操作时，将写电压施加至相应字线上，并在所述第二输出端电压的控制下，使得连接至所述第二输出端的通路断开；在进行读操作时，将读电压施加至相应字线上，并在所述第一输出端电压的控制下，使得连接至所述第一输出端的通路断开。采用上述方案，可以避免影响数据正常写入并降低读操作功耗。
-
Patent Agency Ranking
公开(公告)号：CN113725353B
公开(公告)日：2024-05-03
申请号：CN202111032793.1
申请日：2021-09-03
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本发明提供了一种MTJ器件及其制作方法以及MRAM，该MTJ器件包括：衬底；设置在所述衬底上的叠层结构，所述叠层结构具有多层依次层叠的功能层；所述叠层结构包括：第一部分MTJ、第二部分MTJ和第三部分MTJ；所述第一部分MTJ中任一所述功能层的延伸方向与所述第三部分MTJ中同一所述功能层的延伸方向平行，且垂直于所述第二部分MTJ中同一所述功能层的延伸方向；所述第一部分MTJ中任一所述功能层与所述第三部分MTJ中同一所述功能层位于所述第二部分MTJ中同一所述功能层的两侧。应用本发明技术方案，在提高集成度的同时，提高了器件存储性能以及可靠性。
-
公开(公告)号：CN117712024A
公开(公告)日：2024-03-15
申请号：CN202311793606.0
申请日：2023-12-22
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本申请公开了一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，第一区域和第二区域分别具有第一填充结构和第二填充结构，刻蚀第一区域的半导体衬底，以形成第一填充结构之间的第一凹槽，在第一凹槽内依次填充第一材料和硅，刻蚀第一填充结构和第二填充结构，分别形成第一鳍结构和第二鳍结构，氧化第一材料，形成氧化绝缘层，本申请通过在成本较低的半导体衬底的第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管的基础上，降低了制造成本。
-
公开(公告)号：CN117524882A
公开(公告)日：2024-02-06
申请号：CN202311690107.9
申请日：2023-12-08
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L27/088 , H01L21/8234
Abstract: 本发明涉半导体技术领域,公开了一种半导体器件的制造工艺和半导体器件，通过在硅晶圆顶部的第一区域处从下往上减薄，以及在减薄后的硅晶圆上依次生长外延层和半导体层，可以在本发明的衬底上生长SOI器件，不用只在SOI晶圆上生长SOI器件，降低了SOI器件的生产成本，另外通过本发明的衬底，可以在同一块衬底上生产SOI FinFET和体硅FinFET，实现了SOI FinFET的制程工艺和体硅FinFET的制程工艺的整合。
-
公开(公告)号：CN113206010B
公开(公告)日：2023-10-24
申请号：CN202110486421.X
申请日：2021-04-30
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/28 , H10B41/35 , H01L29/423 , H01L29/66 , H01L29/788
Abstract: 本发明公开了一种半导体器件及其制作方法，所述制作方法包括：提供一半导体衬底，所述半导体衬底的第一表面具有第一区域、第二区域和第三区域；在所述第三区域形成浮栅和控制栅；在所述第一表面内形成源极和漏极；形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
-
公开(公告)号：CN113128114B
公开(公告)日：2023-07-07
申请号：CN202110411630.8
申请日：2021-04-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G06F30/27
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件的SSTA模型优化方法，包括以下步骤：S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线；在实际使用时，通过本发明可以对半导体器件制造的关键工艺参数进行排序，来筛选出重要的制程变异参，通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFET Amplifier效能提升。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.075 seconds)
