-
公开(公告)号：CN101425332B
公开(公告)日：2012-09-19
申请号：CN200810174226.8
申请日：2008-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C11/412 , H01L27/1104
Abstract: 本发明提出一种具有增强的读/写操作的SRAM器件，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和全局位线和全局互补位线，该全局位线和全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组中的数据节点进行存取，其中，在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
-
公开(公告)号：CN101572122B
公开(公告)日：2012-07-04
申请号：CN200910133932.2
申请日：2009-04-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C5/063 , G11C11/419
Abstract: 本发明公开了一种静态随机存取存储器(SRAM)单元阵列结构，其包括耦合到SRAM单元一列的第一和第二位线，第一和第二位线基本彼此平行并且通过第一金属层形成，以及置于第一和第二位线之间的第一导线，其跨越SRAM单元的列并且不和所述列电连接，第一导线也通过第一金属层形成。
-
公开(公告)号：CN102456386A
公开(公告)日：2012-05-16
申请号：CN201110081024.0
申请日：2011-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/067 , G11C7/12 , G11C11/419
Abstract: 一种具有单端读出电路的存储器，包括位线、与位线连接的存储器单元及预充电电路。预充电电路对位线预充电至电源电压和地之间的预充电电压。本发明还提供了一种存储器单端读出电路。
-
公开(公告)号：CN102339639A
公开(公告)日：2012-02-01
申请号：CN201010538947.X
申请日：2010-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/10 , G11C11/413
Abstract: 本发明提供一种字符线译码器、内存装置与其电路布局的布置方法。字符线译码器包含驱动电路、字符线、主要输入线、次要输入线、区域译码线、译码线与丛集译码线。在此布置方法中，首先提供驱动器丛集，其包含驱动电路，每一驱动电路的输出是提供字符线中的相应字符线。接着，分别提供第一和第二译码信号于第一和第二译码在线，第一译码线是用以选择驱动器丛集中的一者，而第二译码线是用以在被选出的驱动器丛集中，选择驱动电路的一者。然后，提供以第一方向来排列的输入线。接着，提供区域译码线，其是透过输入线的相应一者来耦接至相应驱动器丛集的驱动电路。然后，提供以第一方向来排列的第三译码线，其是耦接至相应区域译码线以及第一译码线的一者。
-
公开(公告)号：CN102214485A
公开(公告)日：2011-10-12
申请号：CN201010140005.6
申请日：2010-04-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种只读存储器及其操作方法。所述只读存储单元包括主控制电路、电压移位器、字线驱动器、只读存储单元阵列以及输入输出电路，由两个电平的电源供电。电位较低的第一电源供电给主控制电路、甚至只读存储单元阵列漏极端以及输入输出电路。电位较高的第二电位供电给字线驱动器驱动该只读存储单元阵列栅极端。电压移位器则耦接于主控制电路与字线驱动器之间，作电压移位使用。本发明的只读存储器可避免传统低操作电压所产生的判读错误问题，并可享有低耗电的优点。
-
Patent Agency Ranking
公开(公告)号：CN102157194A
公开(公告)日：2011-08-17
申请号：CN201010227887.X
申请日：2010-07-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李政宏
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C11/417
Abstract: 本发明揭露一种静态随机存取内存(SRAM)及适用于其的方法，所述静态随机存取内存包含一数据线、一反数据线以及一电流路径区域。电流路径区域包含至少二晶体管，用以在自一第一逻辑电压转移至一第二逻辑电压的期间，提供一电流路径至数据线，其中电流路径区域连接至数据线与反数据线。
-
公开(公告)号：CN102148056A
公开(公告)日：2011-08-10
申请号：CN201010228343.5
申请日：2010-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
Abstract: 本发明揭露一种静态随机存取内存(static random access memory，SRAM)宏及用以操作其的方法，静态随机存取内存宏包含：一第一电源电压；和一第二电源电压，其不同于该第一电源电压。一预充电控制器，其连接至该第二电源电压。该预充电控制器通过一位线预充电器耦接至一位线。至少一位准位移器接收一位准位移输入。该位准位移器将该位准位移器输入转换成一位准位移器输出，其中该位准位移器输入有一输入电压位准，其相较于该第二电源电压，该输入电压位准较接近该第一电源电压；及该位准位移器输出有一输出电压位准，其相较于该第一电源电压，该输出电压位准较接近该第二电源电压。该位准位移器输出被提供至该预充电控制器。
-
公开(公告)号：CN102044290A
公开(公告)日：2011-05-04
申请号：CN201010516969.6
申请日：2010-10-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/413
Abstract: 本发明提供一种存储器与休眠电路，该存储器包括：第一供应电压节点，一存储器巨集，一第一电路耦接至存储器巨集，一第一装置耦接至第一供应电压节点和第一电路，以及一第二装置耦接至第一供应电压节点和存储器巨集。存储器巨集之一第二供应电压节点用以选择性地藉由第一电路和第一装置从第一供应电压节点接收电源，或是藉由第二装置从第一供应电压节点接收电源。本发明的存储器与休眠电路的电压Vdiode稳定，并且可以追踪在制造静态随机存取存储器单元的工艺中所产生的差异。
-
公开(公告)号：CN101425332A
公开(公告)日：2009-05-06
申请号：CN200810174226.8
申请日：2008-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C11/412 , H01L27/1104
Abstract: 本发明提出一种具有增强的读/写操作的SRAM器件，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和全局位线和全局互补位线，该全局位线和全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组中的数据节点进行存取，其中，在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
-
公开(公告)号：CN101339804A
公开(公告)日：2009-01-07
申请号：CN200710166696.5
申请日：2007-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/418 , G11C8/08
Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法，用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路，用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压，并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电，并且当位线放电至通过特定临界值时提供控制信号使能，这些信号控制电压抑制电路，因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.041 seconds)
