公开(公告)号：CN112640048A

公开(公告)日：2021-04-09

申请号：CN201980054005.3

申请日：2019-08-08

Applicant: 罗姆股份有限公司

Inventor： 上野真弥 ,  中野佑纪 ,  春山沙和 ,  川上泰宏 ,  中泽成哉 ,  久津间保德

IPC: H01L21/301 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/872

Abstract: 一种SiC半导体装置，其包含SiC半导体层和多个改质线，上述SiC半导体层包含SiC单晶、且具有作为元件形成面的第一主面、上述第一主面的相反侧的第二主面、以及连接上述第一主面和上述第二主面的多个侧面，多个上述改质线在上述SiC半导体层的各上述侧面各形成1层、分别沿上述SiC半导体层的上述第一主面的切线方向以带状延伸、且被改质为与上述SiC单晶不同的性质。

公开(公告)号：CN112567530A

公开(公告)日：2021-03-26

申请号：CN201980053181.5

申请日：2019-08-08

Applicant: 罗姆股份有限公司

Inventor： 川上泰宏 ,  中野佑纪 ,  上野真弥 ,  中泽成哉 ,  春山沙和 ,  久津间保德

IPC: H01L29/872 ,  H01L21/301 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 一种SiC半导体装置，其包含SiC半导体层、主面绝缘层以及边界改性层，上述SiC半导体层包含SiC单晶，且具有作为设备面的第一主面、上述第一主面的相反一侧的第二主面以及连接上述第一主面和上述第二主面的侧面，上述主面绝缘层包含绝缘材料，被覆上述SiC半导体层的上述第一主面，且具有与上述SiC半导体层的上述侧面相连的绝缘侧面，上述边界改性层包含改性成了与上述SiC单晶不同性质的第一区域和改性成了与上述绝缘材料不同性质的第二区域，且跨越上述SiC半导体层的上述侧面和上述主面绝缘层的上述绝缘侧面而形成。

公开(公告)号：CN110637374A

公开(公告)日：2019-12-31

申请号：CN201880032670.8

申请日：2018-05-17

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  中野佑纪 ,  明田正俊 ,  上野真弥 ,  森诚悟 ,  山本兼司

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置包括：第1导电型的半导体层，其具有一侧的第1主面以及另一侧的第2主面；沟槽栅极构造，其包括形成于上述半导体层的上述第1主面的栅极沟槽、以及经由栅极绝缘层而埋入于上述栅极沟槽的栅极电极；沟槽源极构造，其包括在上述半导体层的上述第1主面从上述栅极沟槽空出间隔地形成为比上述栅极沟槽更深的源极沟槽、埋入于上述源极沟槽的源极电极、以及形成于上述半导体层中沿上述源极沟槽的区域的第2导电型的阱区域，并且，上述沟槽源极构造的深度相对于上述沟槽栅极构造的深度的比为1.5以上且4.0以下；第2导电型的主体区域，其在上述半导体层的上述第1主面的表层部中形成于上述栅极沟槽以及上述源极沟槽之间的区域；第1导电型的源极区域，其形成于上述主体区域的表层部；以及漏电极，其与上述半导体层的上述第2主面连接。

公开(公告)号：CN104617145B

公开(公告)日：2019-11-19

申请号：CN201510020948.8

申请日：2010-04-05

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明的半导体装置包括：第一导电型的半导体层，其由SiC构成；第二导电型的主体区域，其形成于所述半导体层的表层部；栅沟道，其通过从所述半导体层的表面下挖而形成，且底面形成于所述半导体层的所述主体区域的下方的部分；第一导电型的源区域，其在所述主体区域的表层部与所述栅沟道的侧面相邻而形成；栅绝缘膜，其形成于所述栅沟道的所述底面及所述侧面上，且所述底面上的部分的厚度大于所述侧面上的部分的厚度；栅电极，其经由所述栅绝缘膜埋设于所述栅沟道；注入层，其通过第二导电型杂质的注入而形成于所述半导体层的从所述栅沟道的底面至所述半导体层的厚度方向中途部的部分。

公开(公告)号：CN108475677A

公开(公告)日：2018-08-31

申请号：CN201780007370.X

申请日：2017-01-16

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  森诚悟 ,  坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L27/04 ,  H01L21/337 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808

CPC classification number: H01L27/04 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808

Abstract: 半导体装置(1)包括形成于半导体层的第一主面的表层部的沟槽栅极构造(6)。在沟槽栅极构造(6)的侧方，在半导体层的第一主面的表层部形成有源区(10)及阱区(11)。阱区(11)相对于源区(10)形成于半导体层的第二主面侧的区域。在阱区(11)中，在沿着沟槽栅极构造(6)的部分形成有沟道。在半导体层中，在沟槽栅极构造(6)及源区(10)之间的区域形成有叠层区域(22)。叠层区域(22)具有形成于半导体层的第一主面的表层部的p型杂质区域(20)及相对于第二导电型杂质区域(20)形成于半导体层的第二主面侧的n型杂质区域(21)。

公开(公告)号：CN105210194B

公开(公告)日：2018-05-22

申请号：CN201480012215.3

申请日：2014-03-04

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/06 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/063 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4925 ,  H01L29/511 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7825

Abstract: 本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部，在所述单元部的表面侧形成有栅极沟槽；以及栅极电极，隔着栅极绝缘膜埋入所述栅极沟槽，当导通时在所述栅极沟槽的侧部形成沟道，所述外周部具有配置在所述栅极沟槽的深度以上的深度位置的半导体表面，进一步包含耐压构造，其具有形成在所述外周部的所述半导体表面的第2导电型的半导体区域。

公开(公告)号：CN107431094A

公开(公告)日：2017-12-01

申请号：CN201680019148.7

申请日：2016-02-08

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L29/06 ,  H01L29/12 ,  H01L29/4236 ,  H01L29/4925 ,  H01L29/78 ,  H01L29/7811

Abstract: 本发明的半导体装置包含：半导体层，包含有源部和栅极指状物部；MIS晶体管，被形成于所述有源部，并且，包含栅极沟槽、以及依次沿着所述栅极沟槽的侧面的源极区域、沟道区域和漏极区域；多个第一栅极指状物沟槽，在所述栅极指状物部中由所述栅极沟槽的延长部构成；栅极电极，埋入到所述栅极沟槽和所述第一栅极指状物沟槽中；第二导电型的第一底部杂质区域，被形成于所述第一栅极指状物沟槽的至少底部；栅极指状物，横穿过所述多个第一栅极指状物沟槽，电连接于所述栅极电极；以及第二导电型的电场缓和区域，在相邻的所述第一栅极指状物沟槽之间形成得比所述第一栅极指状物沟槽的底部深。

公开(公告)号：CN103703566B

公开(公告)日：2017-05-17

申请号：CN201280038386.4

申请日：2012-07-30

Applicant: 罗姆股份有限公司

Inventor： 明田正俊 ,  中野佑纪

IPC: H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L27/0716 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/8213 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49844 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L25/18 ,  H01L25/50 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0865 ,  H01L29/1004 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明的半导体装置包括半导体芯片和MOSFET，该半导体芯片形成有SiC‑IGBT，该SiC‑IGBT包括：SiC半导体层；以在所述SiC半导体层的背面侧露出的方式形成的第一导电型的集电极区域；以与所述集电极区域相接的方式形成的第二导电型的基底区域；以与所述基底区域相接的方式形成的第一导电型的沟道区域；以与所述沟道区域相接的方式形成、并且形成所述SiC半导体层的所述表面的一部分的第二导电型的发射极区域；与所述集电极区域连接的集电极电极；该MOSFET包括与所述发射极电极电连接的第二导电型的源极区域以及与所述集电极电极电连接的第二导电型的漏极区域，并且与所述SiC‑IGBT并联连接。

公开(公告)号：CN103779419B

公开(公告)日：2017-01-04

申请号：CN201410048815.7

申请日：2009-12-25

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太

IPC: H01L29/78 ,  H01L29/24 ,  H01L29/423

CPC classification number: H01L29/7813 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7803 ,  H01L29/7805

Abstract: 本发明提供一种半导体装置，所述半导体装置包括：第一导电型的半导体层，其由SiC构成，且表面为Si面；从所述半导体层的表面挖下的栅极沟槽；栅极绝缘膜，其形成于所述栅极沟槽的底面及侧面上，所述底面上的部分的厚度与所述侧面上的部分的厚度之比为0.3～1.0；栅电极，其经由所述栅极绝缘膜埋设于所述栅极沟槽。

公开(公告)号：CN102822977B

公开(公告)日：2015-11-25

申请号：CN201180017302.4

申请日：2011-03-30

Applicant: 罗姆股份有限公司

Inventor： 奥村启树 ,  三浦峰生 ,  中野佑纪 ,  川本典明 ,  安部英俊

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66734 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/0465 ,  H01L21/31111 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明的半导体装置包含：第一导电型的半导体层；在所述半导体层的表层部隔开间隔而形成多个的第二导电型的体区域；形成于各所述体区域的表层部的第一导电型的源极区域；设在所述半导体层上，架跨在相邻的所述体区域之间的栅极绝缘膜；设在所述栅极绝缘膜上，与所述体区域对置的栅极电极；以及设在相邻的所述体区域之间，缓和在所述栅极绝缘膜产生的电场的电场缓和部。