半导体器件及其制造方法
    91.
    发明授权

    公开(公告)号:CN103311280B

    公开(公告)日:2015-12-02

    申请号:CN201210065168.1

    申请日:2012-03-13

    Abstract: 本申请公开了一种半导体器件及其制造方法。根据一示例,半导体器件可以包括:沿第一方向延伸的鳍,鳍包括相对的第一端部和第二端部以及连接第一端部和第二端部的相对的第一侧面和第二侧面;沿与第一方向交叉的第二方向延伸且与鳍相交的栅电极;贯穿鳍和栅电极的通孔,通孔位于第一端部和第二端部之间,且位于第一侧面与第二侧面之间;源区和漏区,分别形成于鳍的第一端部和第二端部;形成于通孔中的导电接触部,该导电接触部与鳍电隔离,且与栅极电接触。

    半导体器件及其制造方法
    94.
    发明授权

    公开(公告)号:CN102760762B

    公开(公告)日:2015-05-06

    申请号:CN201110104362.1

    申请日:2011-04-25

    Abstract: 本发明公开了一种半导体器件,包括位于衬底上的栅极结构、位于栅极结构周围的栅极隔离侧墙、位于衬底中栅极结构两侧的源漏区、位于所述源漏区中的外延生长的金属硅化物、位于所述金属硅化物上的源漏金属接触,其特征在于:所述金属硅化物与所述栅极隔离侧墙接触,使得所述栅极隔离侧墙与所述源漏接触金属之间具有所述金属硅化物。金属硅化物具备良好的热稳定性,能够经受消除高k栅介电材料层缺陷的高温退火,因此可以在高k栅介电材料层之前而形成,使得所形成的金属硅化物不仅仅位于接触孔内,还位于整个源漏区上,特别是位于接触孔与栅极隔离侧墙之间的间隙内,从而大幅降低了源漏寄生电阻,提高了器件的电学性能。

    具有高击穿电压的HEMT及其制造方法

    公开(公告)号:CN102769033B

    公开(公告)日:2015-04-08

    申请号:CN201110116103.0

    申请日:2011-05-05

    Abstract: 本发明公开了一种HEMT,包括衬底、所述衬底上的缓冲层、所述缓冲层上的第一带隙材料层、所述第一带隙材料层上的第二带隙材料层、连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极,其特征在于:所述衬底为绝缘体衬底上的外延硅层,其中所述外延硅层生长在埋入衬底中的局部非晶态介质材料上。依照本发明的HEMT及其制造方法,由于器件形成在超薄的局部SOI衬底上,即便施加较高的源漏电压也难以在超薄的外延硅层中沿水平方向形成横向击穿,而在垂直方向由于非晶态的埋入绝缘层的阻断,纵向击穿也难以发生,因此依照本发明的HEMT可大幅提高器件的击穿电压,从而提高器件的可靠性。

    绝缘体上鳍片的制造方法
    96.
    发明公开

    公开(公告)号:CN104425346A

    公开(公告)日:2015-03-18

    申请号:CN201310407815.7

    申请日:2013-09-10

    CPC classification number: H01L21/7624 H01L21/76264

    Abstract: 本发明公开了一种绝缘体上鳍片的制造方法,包括:在衬底上形成鳍片;在鳍片侧壁上形成侧墙;各向异性刻蚀衬底,在鳍片下方留下底部结构;各向同性刻蚀衬底,减小底部结构宽度;对底部结构执行氧化或氮化工艺,使其转变为绝缘体。依照本发明的绝缘体上鳍片的制造方法,通过特殊的分步刻蚀工艺形成了精细化的鳍片线条,通过氧化或氮化鳍片下部来形成与衬底的良好绝缘隔离,由此提高了器件性能和可靠性。

    半导体制造方法
    97.
    发明公开

    公开(公告)号:CN104217947A

    公开(公告)日:2014-12-17

    申请号:CN201310215646.7

    申请日:2013-05-31

    CPC classification number: H01L29/66795 H01L29/66545 H01L29/785

    Abstract: 本发明提供了一种FinFET制造方法,在形成具有不同高度顶面的假栅极层之后,形成完全覆盖假栅极层的介质层,通过对介质层进行回刻蚀,暴露出具有较高顶面的部分假栅极层,并通过暴露出的顶面对该部分假栅极层进行各向异性干刻蚀,由于各项异性干刻蚀的刻蚀速率容易控制,可以使该部分假栅极层的顶面下降至与较低顶面的部分假栅极层水平,从而能够在去除介质层后获得具有平坦表面的假栅极层,有利于后续工艺的进行并保证了器件良率。

    半导体器件及其制造方法
    98.
    发明公开

    公开(公告)号:CN103972089A

    公开(公告)日:2014-08-06

    申请号:CN201310031156.1

    申请日:2013-01-28

    Inventor: 邓坚 罗军 赵超

    CPC classification number: H01L29/66568 H01L21/28518 H01L29/456 H01L29/78

    Abstract: 本发明公开了一种半导体器件的制造方法,包括:在包含硅元素的衬底上形成栅极堆叠结构;执行离子注入,向衬底中注入掺杂离子;在衬底中形成富镍相硅化物;执行驱动退火,使得富镍相硅化物转变为镍基金属硅化物以用作源漏区,并使得镍基金属硅化物与衬底界面处形成介质层。依照本发明的半导体器件及其制造方法,通过向衬底中注入掺杂离子后再形成硅化物并退火,在将富镍相金属硅化物转变为低电阻镍基硅化物的同时还在硅化物与衬底之间形成了超薄介质层,从而有效降低了肖特基势垒高度,提高了器件的驱动能力。

Patent Agency Ranking