-
公开(公告)号：CN105336784A
公开(公告)日：2016-02-17
申请号：CN201410397828.5
申请日：2014-08-13
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成TiN或者WN材质的阻挡层；采用ALD法淀积金属W层，进一步包括：步骤a1.交替通入SiH4气体、与WF6气体，反应形成不含B的第一类型W层；步骤a2.交替通入B2H6和SiH4的混合气体、与WF6气体，反应形成含有B的第二类型W层。依照本发明的半导体器件及其制造方法，在ALD法沉积W之时预先通入使用SiH4气体，再通入B2H6和SiH4混合气体交替反应方式形成ALD W薄膜，在保证了ALD W薄膜的填孔性能的同时，又避免了硼元素在阻挡层的界面富集以及穿透到高k材料中，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了W CMP工艺的窗口以及器件的可靠性。
-
公开(公告)号：CN104979181A
公开(公告)日：2015-10-14
申请号：CN201410141701.7
申请日：2014-04-09
Applicant: 中国科学院微电子研究所
IPC: H01L21/285 , H01L21/8238
Abstract: 本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成扩散阻挡层；采用ALD工艺填充钨层，具体步骤为：通过交替进行第一反应和第二反应填充钨层，其中，第一反应的反应气体包括含硅反应气体，第二反应的反应气体包括硼烷。本发明通过交替通入含硅气体和硼烷气体进行反应来形成钨层，在保证了钨的填孔性能的同时，避免了硼元素在扩散阻挡层的界面富集以及穿透到之下的栅极介质层和栅极中，提升了后道CMP工艺集成的可靠性，同时也降低了栅极电阻。
-
公开(公告)号：CN103839806A
公开(公告)日：2014-06-04
申请号：CN201210473032.4
申请日：2012-11-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC classification number: H01L29/4236 , H01L29/66621 , H01L29/78
Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成氮化钨材质的阻挡层；采用ALD法，在阻挡层上形成金属钨层。依照本发明的半导体器件及其制造方法，在ALD法沉积W之前形成WN的阻挡层，防止了硼向下扩散至金属栅极以及高k材料，提升了器件的可靠性，此外还进一步降低了栅极电阻。
-
公开(公告)号：CN104465389B
公开(公告)日：2017-07-11
申请号：CN201310446229.3
申请日：2013-09-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/265
Abstract: 本发明提供了一种FinFet器件源漏区的形成方法，包括：提供衬底，所述衬底上具有鳍；在鳍的源漏区域进行离子注入；覆盖鳍的源漏区域以形成界面层，鳍顶部的界面层的厚度大于鳍侧面的界面层的厚度；进行热退火；去除界面层。由于杂质在鳍与界面层的分凝作用，杂质会向界面层扩散，并且在界面层越厚地方析出更多的杂质，通过去除鳍表面析出的杂质，实现均匀的共型掺杂。
-
公开(公告)号：CN104253049B
公开(公告)日：2018-11-06
申请号：CN201310269697.8
申请日：2013-06-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/265 , H01L21/8238
Abstract: 本发明提供了一种半导体器件制造方法，在CMOS后栅工艺的双应变应力层的集成工艺中，在打开虚设栅极之后、形成栅极凹槽之前，采用氮等离子体，对暴露的部分张应力层进行处理，使得张应力层在随后的腐蚀工艺中不被去除，避免了器件性能降低甚至失效。氮等离子处理工艺与常规工艺兼容，在未明显增加工艺复杂性的情况下，提高了器件良率。
-
Patent Agency Ranking
公开(公告)号：CN104979181B
公开(公告)日：2018-07-20
申请号：CN201410141701.7
申请日：2014-04-09
Applicant: 中国科学院微电子研究所
IPC: H01L21/285 , H01L21/8238
Abstract: 本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成扩散阻挡层；采用ALD工艺填充钨层，具体步骤为：通过交替进行第一反应和第二反应填充钨层，其中，第一反应的反应气体包括含硅反应气体，第二反应的反应气体包括硼烷。本发明通过交替通入含硅气体和硼烷气体进行反应来形成钨层，在保证了钨的填孔性能的同时，避免了硼元素在扩散阻挡层的界面富集以及穿透到之下的栅极介质层和栅极中，提升了后道CMP工艺集成的可靠性，同时也降低了栅极电阻。
-
公开(公告)号：CN103839806B
公开(公告)日：2018-02-13
申请号：CN201210473032.4
申请日：2012-11-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成氮化钨材质的阻挡层；采用ALD法，在阻挡层上形成金属钨层。依照本发明的半导体器件及其制造方法，在ALD法沉积W之前形成WN的阻挡层，防止了硼向下扩散至金属栅极以及高k材料，提升了器件的可靠性，此外还进一步降低了栅极电阻。
-
公开(公告)号：CN105374682B
公开(公告)日：2018-01-02
申请号：CN201410433485.3
申请日：2014-08-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336
Abstract: 本申请公开一种控制鳍式场效应晶体管器件鳍片尺寸的方法。该方法包括：提供衬底；在所述衬底上形成鳍片Fin；对所述Fin的关键尺寸进行测量；根据所述Fin的关键尺寸与Fin的规格要求的差异，查找预先获得的不同退火工艺对硅的消耗量，确定对所述衬底上的Fin的退火工艺；按照确定的退火工艺对所述衬底上的Fin进行退火。该方法避免了因Fin尺寸不符合规格要求而产生的重复光刻或产品报废问题，能够高效的修正或控制Fin的尺寸，避免了浪费。
-
公开(公告)号：CN104916538A
公开(公告)日：2015-09-16
申请号：CN201410089112.9
申请日：2014-03-11
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66477 , H01L21/285 , H01L29/78
Abstract: 本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成扩散阻挡层；采用ALD工艺，在扩散阻挡层上形成填满栅沟槽的钨层，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散。扩散阻挡层阻挡ALD形成钨层时前驱物中离子的扩散，有效提高了器件的性能以及可靠性。
-
公开(公告)号：CN104637797A
公开(公告)日：2015-05-20
申请号：CN201310560335.4
申请日：2013-11-12
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
CPC classification number: H01L21/28 , H01L21/324
Abstract: 本发明提供了一种后栅工艺中ILD层的处理方法，包括：形成伪栅区；覆盖层间介质层；进行化学机械抛光，直至暴露伪栅极；进行热退火；去除伪栅区。在形成ILD层之后进行热退火，热退火工艺能提高ILD层的致密度，降低在去除伪栅介质层时ILD层的刻蚀率，从而减小ILD层的损失。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.038 seconds)
