-
公开(公告)号：CN111584334B
公开(公告)日：2023-06-20
申请号：CN202010276075.8
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/08 , H01J37/317 , H01L21/67
Abstract: 本申请涉及半导体技术领域，具体涉及一种用于离子注入装置的绝缘结构，包括：绝缘管；所述绝缘管具有内表面以及两端的开口；至少一个屏蔽管，所述屏蔽管随形安装于所述绝缘管的内表面上。通过设置屏蔽管，使污染物无法渗透到绝缘管的内表面上，可以维持稳定的离子驱逐电压，延长绝缘管的清洗周期。从而延长绝缘管的使用寿命，提高了离子注入装置的可靠性。
-
公开(公告)号：CN115318755A
公开(公告)日：2022-11-11
申请号：CN202110507576.7
申请日：2021-05-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: B08B7/00
Abstract: 本发明公开一种等离子体掺杂工艺腔的清洁方法，涉及半导体制造技术领域，以解决湿法清洗需要打开工艺腔，造成工艺时间增加，效率降低的问题。一种等离子体掺杂工艺腔的清洁方法，该等离子体掺杂工艺腔的清洁方法包括：获取所述工艺腔的污染程度。当所述工艺腔的污染程度满足轻度污染程度时，在第一工艺条件下，向所述工艺腔内通入第一工艺气体，利用第一工艺气体对所述工艺腔进行清洗。当所述工艺腔的污染程度满足重度污染程度时，在第二工艺条件下，向所述工艺腔内通入第二工艺气体，利用第二工艺气体对所述工艺腔进行清洗。本发明提供的等离子体掺杂工艺腔的清洁方法用于清洗等离子体掺杂工艺腔。
-
公开(公告)号：CN114678357A
公开(公告)日：2022-06-28
申请号：CN202011550573.3
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，所述衬底上刻蚀有栅沟槽；栅介质层，所述栅介质层位于所述栅沟槽的内壁表面；栅电极层，所述栅电极层位于所述栅沟槽的下部；盖层，所述盖层位于所述栅电极层的上方；其中，所述栅沟槽两侧的衬底中具有离子注入区域。在上述技术方案中，碳离子和硼离子在衬底上栅沟槽侧壁的存储节点和位线节点的注入，可以有效的改善栅电极层诱导漏极泄漏电流的增加，改善动态随机存储器单元的刷新特性。
-
公开(公告)号：CN114334592A
公开(公告)日：2022-04-12
申请号：CN202011061620.8
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/317 , H01L21/67
Abstract: 本申请涉及半导体技术领域，具体涉及一种污染物粒子收集板以及离子注入装置，包括板体，所述板体包含石墨材质，所述板体至少部分表面构成为锯齿状。本申请中的污染物粒子收集板可以降低离子束中污染物颗粒的行进速度，进而从离子束中收集污染物粒子。
-
公开(公告)号：CN106298476A
公开(公告)日：2017-01-04
申请号：CN201510292333.0
申请日：2015-06-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/265 , H01L21/324 , H01L21/31
CPC classification number: H01L21/26506 , H01L21/02614 , H01L21/324
Abstract: 本发明提供了一种半导体器件的制造方法，包括：提供锗基衬底；进行离子注入，注入过程中对所述衬底进行加热，离子注入的杂质为F基的N型杂质；进行热退火，以激活掺杂。在本发明中，形成边退火边注入的效应，在注入中利用F消耗注入过程中形成的空位，从而抑制N型杂质的扩散。
-
Patent Agency Ranking
公开(公告)号：CN104465389A
公开(公告)日：2015-03-25
申请号：CN201310446229.3
申请日：2013-09-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/265
CPC classification number: H01L29/66795 , H01L21/265 , H01L29/0847
Abstract: 本发明提供了一种FinFet器件源漏区的形成方法，包括：提供衬底，所述衬底上具有鳍；在鳍的源漏区域进行离子注入；覆盖鳍的源漏区域以形成界面层，鳍顶部的界面层的厚度大于鳍侧面的界面层的厚度；进行热退火；去除界面层。由于杂质在鳍与界面层的分凝作用，杂质会向界面层扩散，并且在界面层越厚地方析出更多的杂质，通过去除鳍表面析出的杂质，实现均匀的共型掺杂。
-
公开(公告)号：CN117448934A
公开(公告)日：2024-01-26
申请号：CN202311491544.8
申请日：2023-11-09
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种单晶薄膜及其制备方法和装置，涉及半导体材料技术领域，用于解决现有技术中制备得到的器件的性能一致性差、金属离子的沾污影响结晶质量的问题。包括：在衬底上形成若干第一通孔；在若干第一通孔内沉积非晶硅夹层结构，两层非晶硅之间沉积有Ni；采用物理气相沉积对非晶硅夹层结构进行薄膜沉积并退火，使第一通孔内的NiSi2界面被推动转移至第一通孔底部；在第一通孔内沉积有NiSi2的衬底上迭代循环沉积介质层、开孔、填充并退火，直至满足预设条件，形成固定晶向的单晶薄膜，性能一致性好。本发明的非晶硅夹层结构可以形成富硅环境，有利于形成NiSi2；通过物理气相沉积方法去除表面的Ni层，并且进行多次迭代，可以降低金属沾污的风险。
-
公开(公告)号：CN112151616B
公开(公告)日：2022-12-16
申请号：CN202010845669.6
申请日：2020-08-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种堆叠MOS器件及其制备方法。一种堆叠MOS器件，包括半导体衬底，在所述半导体衬底表面由下至上依次堆叠有多个PN结构；每个所述PN结构包括：氧化硅层，设置于所述氧化硅层上表面的源区、漏区、沟道区，所述沟道区设置在所述源区和所述漏区之间，并且沟道区与所述氧化硅层的边界线低于所述源区与所述氧化硅层的边界线，也低于所述漏区与所述氧化硅层的边界线；并且位于顶部的所述PN结构的沟道区表面依次设有绝缘层、栅极。本发明通过增加导电沟道的数量以及特定的结构设计来增加饱和电流，还减少了漏电现象。
-
公开(公告)号：CN111244160B
公开(公告)日：2022-11-01
申请号：CN202010052995.1
申请日：2020-01-17
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本申请公开了一种具有环形沟道区的MOS器件及其制备方法，属于MOS器件技术领域，解决了现有技术中尺寸较小(例如，纳米级)的平面MOS器件短沟道效应以及栅控能力和饱和电流下降的问题。本申请的MOS器件包括源极、漏极、栅极和沟道区，漏极位于源极外围，沟道区位于源极和漏极之间，沟道区的形状为环形；沿源极至漏极方向，沟道区表面开设多个沟道，栅极位于沟道内。本申请的制备方法包括如下步骤：形成源极和漏极；在源极和漏极之间形成沟道区；沿源极至漏极方向，在沟道区表面刻蚀、外延沟道材料形成沟道；在沟道内形成栅极。本申请的MOS器件及其制备方法能够展宽电流通道的面积、提高饱和电流。
-
公开(公告)号：CN114628245A
公开(公告)日：2022-06-14
申请号：CN202011444927.6
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/28 , H01L21/8242
Abstract: 本发明涉及一种半导体结构的制备方法。一种半导体结构的制备方法，包括：提供具有栅极沟槽的半导体衬底；在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层；然后先进行H2和/或D2气流烘烤后进行快速热氮化处理，或者先进行热氮化处理后进行H2和/或D2气流烘烤；之后填充金属栅极。本发明能够修复因快速热氮化出理引起的氧化层表面损伤，提升器件电性能。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.038 seconds)
