-
公开(公告)号:CN101626021A
公开(公告)日:2010-01-13
申请号:CN200910140192.5
申请日:2009-07-10
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/417
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极,并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。
-
公开(公告)号:CN101626021B
公开(公告)日:2014-01-29
申请号:CN200910140192.5
申请日:2009-07-10
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/417
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极,并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。
-
公开(公告)号:CN104733468B
公开(公告)日:2018-06-01
申请号:CN201510134332.3
申请日:2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法,包括:提供衬底,其具有由多个沟槽限定的有源区;在具有多个沟槽的衬底上形成第一隔离层;在第一隔离层上形成牺牲层以填充沟槽,该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区;移除牺牲层的第二区;在第一隔离层和牺牲层的第一区上形成第二隔离层;通过移除牺牲层的第一区而在沟槽中形成空气间隙;以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号:CN104733468A
公开(公告)日:2015-06-24
申请号:CN201510134332.3
申请日:2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法,包括:提供衬底,其具有由多个沟槽限定的有源区;在具有多个沟槽的衬底上形成第一隔离层;在第一隔离层上形成牺牲层以填充沟槽,该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区;移除牺牲层的第二区;在第一隔离层和牺牲层的第一区上形成第二隔离层;通过移除牺牲层的第一区而在沟槽中形成空气间隙;以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号:CN1925119A
公开(公告)日:2007-03-07
申请号:CN200610126323.0
申请日:2006-08-30
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/785 , H01L21/28273 , H01L21/28282 , H01L21/84 , H01L27/10873 , H01L27/10879 , H01L27/1159 , H01L27/2436 , H01L29/66795
Abstract: 提供了制造半导体器件的方法,所述半导体器件所包括的鳍型FET结构提供主体偏压控制,表现出与SOI结构相关的某些特征优点,提供增大的工作电流和/或降低的接触电阻。所述的制造半导体器件的方法包括:在第一绝缘膜的突出部分的侧壁上形成绝缘分隔体;通过以绝缘分隔体作为蚀刻掩模去除半导体衬底的暴露区域而形成第二沟槽,并由此形成与第一绝缘膜接触并由其支撑的鳍。在形成鳍之后,形成填充第二沟槽并支撑所述鳍的第三绝缘膜。之后,去除第一绝缘膜的一部分,以开放鳍之间的空间,在所述空间内可以形成包括栅极电介质、栅电极和额外接触、绝缘和存储节点结构的额外结构。
-
公开(公告)号:CN102299137B
公开(公告)日:2016-07-06
申请号:CN201110176544.X
申请日:2011-06-28
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/02 , H01L21/768
CPC classification number: H01L21/0337 , H01L21/28273 , H01L21/3086 , H01L21/32139 , H01L21/76229 , H01L27/11521 , H01L27/11536 , H01L29/66825
Abstract: 一种半导体器件,包括第一、第二和第三导电线,每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分,并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间,并且比外部导电线的各自的分支部分短,从而接触焊盘可以和导电线的这些分支部分整体形成。
-
公开(公告)号:CN102468241A
公开(公告)日:2012-05-23
申请号:CN201110361877.X
申请日:2011-11-15
Applicant: 三星电子株式会社
IPC: H01L21/8247
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法,包括:提供衬底,其具有由多个沟槽限定的有源区;在具有多个沟槽的衬底上形成第一隔离层;在第一隔离层上形成牺牲层以填充沟槽,该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区;移除牺牲层的第二区;在第一隔离层和牺牲层的第一区上形成第二隔离层;通过移除牺牲层的第一区而在沟槽中形成空气间隙;以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号:CN102299137A
公开(公告)日:2011-12-28
申请号:CN201110176544.X
申请日:2011-06-28
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/02 , H01L21/768
CPC classification number: H01L21/0337 , H01L21/28273 , H01L21/3086 , H01L21/32139 , H01L21/76229 , H01L27/11521 , H01L27/11536 , H01L29/66825
Abstract: 一种半导体器件,包括第一、第二和第三导电线,每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分,并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间,并且比外部导电线的各自的分支部分短,从而接触焊盘可以和导电线的这些分支部分整体形成。
-
公开(公告)号:CN1925119B
公开(公告)日:2010-12-08
申请号:CN200610126323.0
申请日:2006-08-30
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/785 , H01L21/28273 , H01L21/28282 , H01L21/84 , H01L27/10873 , H01L27/10879 , H01L27/1159 , H01L27/2436 , H01L29/66795
Abstract: 提供了制造半导体器件的方法,所述半导体器件所包括的鳍型FET结构提供主体偏压控制,表现出与SOI结构相关的某些特征优点,提供增大的工作电流和/或降低的接触电阻。所述的制造半导体器件的方法包括:在第一绝缘膜的突出部分的侧壁上形成绝缘分隔体;通过以绝缘分隔体作为蚀刻掩模去除半导体衬底的暴露区域而形成第二沟槽,并由此形成与第一绝缘膜接触并由其支撑的鳍。在形成鳍之后,形成填充第二沟槽并支撑所述鳍的第三绝缘膜。之后,去除第一绝缘膜的一部分,以开放鳍之间的空间,在所述空间内可以形成包括栅极电介质、栅电极和额外接触、绝缘和存储节点结构的额外结构。
-
-
-
-
-
-
-
-