-
公开(公告)号：CN119183300A
公开(公告)日：2024-12-24
申请号：CN202410790855.2
申请日：2024-06-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括下芯片结构和位于所述下芯片结构上的上芯片结构。所述下芯片结构包括：存储结构；下互连结构，所述下互连结构电连接到所述存储结构；以及下接合焊盘，所述下接合焊盘电连接到所述下互连结构。所述上芯片结构包括：上基底；外围晶体管，所述外围晶体管位于所述上基底上；第一上互连结构，所述第一上互连结构在所述上基底上电连接到所述外围晶体管；通路，所述通路穿透所述上基底并电连接到所述第一上互连结构；上接合焊盘，所述上接合焊盘位于所述上基底下方接合到所述下接合焊盘；以及中间连接结构，所述中间连接结构在所述上基底和所述下芯片结构之间电连接所述上接合焊盘和所述通路。
-
公开(公告)号：CN118829230A
公开(公告)日：2024-10-22
申请号：CN202311636827.7
申请日：2023-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：位线，其在第一方向上延伸；有源图案，其位于位线上，并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，其位于第一垂直部分与第二垂直部分之间的水平部分上，在与第一方向交叉的第二方向上延伸；栅极绝缘图案，其位于第一字线和第二字线与有源图案之间；以及电容器，其连接到第一垂直部分和第二垂直部分中的每一者，并且包括第一电极图案、位于第一电极图案上的第二电极图案和位于第一电极图案与第二电极图案之间的铁电图案，该第一电极图案连接到第一垂直部分和第二垂直部分中的一者。
-
公开(公告)号：CN118829209A
公开(公告)日：2024-10-22
申请号：CN202410290690.2
申请日：2024-03-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，所述半导体存储器件包括：基板，所述基板包括元件隔离层；位线，所述位线在所述基板上沿第一方向延伸；单元缓冲绝缘层，所述单元缓冲绝缘层在所述位线与所述基板之间，并且包括上单元缓冲绝缘层和下单元缓冲绝缘层；下存储接触，所述下存储接触位于所述位线的多侧并且包括半导体外延图案；存储焊盘，所述存储焊盘位于所述下存储接触上并且连接到所述下存储接触；以及信息存储部件，所述信息存储部件位于所述存储焊盘上并且连接到所述存储焊盘。其中，所述上单元缓冲绝缘层在所述下单元缓冲绝缘层与所述位线之间，并且所述下单元缓冲绝缘层和所述上单元缓冲绝缘层中的每一者包括彼此相反的上表面和下表面。
-
公开(公告)号：CN118804587A
公开(公告)日：2024-10-18
申请号：CN202311647139.0
申请日：2023-12-04
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：在第一方向上延伸并且在与所述第一方向交叉的所述第二方向上彼此间隔开的第一有源图案和第二有源图案。第一有源图案和第二有源图案包括：在第一方向上彼此间隔开的第一边缘部分和第二边缘部分以及位于它们之间的中央部分。位线节点接触位于中央部分上。位线位于位线节点接触上并且在与第一方向和第二方向交叉的第三方向上延伸。第一有源图案和第二有源图案的中央部分在第二方向上被顺序地设置。每个位线节点接触在顶表面的高度处具有第一宽度，在底表面的高度处具有第二宽度，并且在顶表面与底表面之间具有第三宽度，第三宽度小于第一宽度和第二宽度。
-
公开(公告)号：CN118632524A
公开(公告)日：2024-09-10
申请号：CN202410249138.9
申请日：2024-03-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括有源图案阵列，该有源图案阵列包括有源图案、隔离图案、栅极结构、位线结构以及下接触插塞和上接触插塞。隔离图案覆盖有源图案的侧壁。栅极结构在第一方向上延伸穿过有源图案的上部和隔离图案的上部，并且在第二方向上彼此间隔开。位线结构在有源图案和隔离图案的中心部分上，在第二方向上延伸，并且在第一方向上彼此间隔开。下接触插塞设置在有源图案的端部上。上接触插塞设置在下接触插塞上。有源图案阵列包括有源图案行，有源图案行包括在第一方向上彼此间隔开的有源图案。
-
Patent Agency Ranking
公开(公告)号：CN118510269A
公开(公告)日：2024-08-16
申请号：CN202410181430.1
申请日：2024-02-18
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置可包括衬底、位线结构、彼此隔开的第一栅电极和第二栅电极、以及第一栅极电介质层和第二栅极电介质层。衬底可包括彼此间隔开并从下有源区向上突出的第一上有源区和第二上有源区、从第一上有源区向上突出的第一竖直有源柱、以及从第二上有源区向上突出的第二竖直有源柱。位线结构可在第一上有源区和第二上有源区之间。第一栅电极和第二栅电极可分别围绕第一竖直有源柱的沟道区和第二竖直有源柱的沟道区。第一栅极电介质层和第二栅极电介质层可分别在第一竖直有源柱和第一栅电极之间以及在第二竖直有源柱和第二栅电极之间。
-
公开(公告)号：CN117715413A
公开(公告)日：2024-03-15
申请号：CN202311163952.0
申请日：2023-09-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括基板、在基板上沿第一方向延伸的位线以及在位线上的有源图案。该半导体器件可以包括在有源图案的一侧旁边在垂直于第一方向的第二方向上延伸跨过位线的背栅电极，以及在有源图案的另一侧旁边在第二方向上延伸的字线。有源图案在第二方向上的长度可以大于位线在第二方向上的长度。
-
公开(公告)号：CN117641900A
公开(公告)日：2024-03-01
申请号：CN202311072951.5
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。
-
-
公开(公告)号：CN110767653B
公开(公告)日：2023-07-11
申请号：CN201910307879.7
申请日：2019-04-17
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件包括：衬底，具有由器件隔离区限定的有源区；导电线，在有源区上沿一方向延伸；绝缘衬垫，在导电线的下部的两个侧壁上，导电线的下部与有源区接触；间隔物，在与衬底的表面垂直的方向上与绝缘衬垫隔开，并且顺序地形成在导电线的上部的两个侧壁上；阻挡层，布置在绝缘衬垫与位于所述多个间隔物中间的间隔物之间的间隔处，并且在从位于所述多个间隔物中间的间隔物的一端朝导电线凹入的凹陷部分中；以及导电图案，布置在所述多个间隔物两侧的有源区上。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.029 seconds)
