-
公开(公告)号：CN110189987A
公开(公告)日：2019-08-30
申请号：CN201910119654.9
申请日：2019-02-18
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 本发明提供一种用于形成精细图案的方法，该方法包括：在半导体衬底上形成线图案和连接图案，该线图案沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开，该连接图案连接在第二方向上彼此相邻的线图案的部分；以及对连接图案执行离子束蚀刻工艺。该离子束蚀刻工艺在平行于由第一方向和垂直于半导体衬底的顶表面的第三方向限定的平面的入射方向上提供离子束，并且该离子束的入射方向不垂直于半导体衬底的顶表面。
-
公开(公告)号：CN109841684A
公开(公告)日：2019-06-04
申请号：CN201811292444.1
申请日：2018-10-31
Applicant: 三星电子株式会社
Inventor： 朴钟撤
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供了一种具有改善的可靠性的半导体器件及其制造方法。所述半导体器件包括：衬底；第一间隔物，在衬底上限定栅极沟槽；以及栅电极，在栅极沟槽中，其中，栅电极的与第一间隔物相邻的上表面的高度在远离第一间隔物的方向上增大。
-
公开(公告)号：CN109216350A
公开(公告)日：2019-01-15
申请号：CN201810549261.7
申请日：2018-05-31
Applicant: 三星电子株式会社
Inventor： 朴钟撤
IPC: H01L27/06 , H01L27/105
Abstract: 一种半导体器件包括位于衬底上方并在第一方向上延伸的第一隔离线。第二隔离线位于第一隔离线上方并在第二方向上延伸，第二方向垂直于第一方向以在与衬底的上表面平行的平面上具有直角。第一导电线设置在第一隔离线之间。第一导电线与衬底间隔开。第二导电线设置在第二隔离线之间。第一数据存储图案设置在第一隔离线之间。第一数据存储图案位于第一导电线上方。第二数据存储图案设置在第二隔离线之间。第二数据存储图案位于第二导电线上方。第三导电线位于第二隔离线上方并在第一方向上延伸。
-
公开(公告)号：CN104051613B
公开(公告)日：2018-06-01
申请号：CN201410095518.8
申请日：2014-03-14
Applicant: 三星电子株式会社
CPC classification number: H01L43/12 , G11C11/161 , H01L27/228
Abstract: 本发明涉及磁阻型随机存取存储器器件及其制造方法。一种制造磁阻型随机存取存储器(MRAM)器件的方法包括：在衬底上以交替且重复的布置形成第一图案和第二图案；在第一图案和第二图案的顶表面上形成第一帽层；以及去除第一帽层的第一部分和在第二图案下方的部分，以形成暴露衬底的第一开口。该方法还包括形成分别填充第一开口的下部的源极线；形成分别填充第一开口的上部的第二帽层图案；以及去除第一帽层的第二部分和在第二图案下方的部分，以形成暴露衬底的第二开口。从而，在衬底上一体地形成且顺序地叠堆接触塞和焊盘层，以填充第二开口。
-
公开(公告)号：CN103811513B
公开(公告)日：2018-01-12
申请号：CN201310538289.8
申请日：2013-11-04
Applicant: 三星电子株式会社
CPC classification number: H01L43/08 , G11C11/161 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L43/02 , H01L43/10 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本发明提供了半导体器件及其制造方法。半导体器件可以包括：下部线、交叉下部线的上部线、提供在下部线和上部线之间的交叉点处的选择元件、以及提供在选择元件和上部线之间的存储元件。每个存储元件可以包括下电极和数据存储层，该下电极具有大于底部宽度的顶部宽度，该数据存储层包括层叠在下电极的顶表面上并且具有圆化的边缘的多个磁性层。
-
Patent Agency Ranking
公开(公告)号：CN104051613A
公开(公告)日：2014-09-17
申请号：CN201410095518.8
申请日：2014-03-14
Applicant: 三星电子株式会社
CPC classification number: H01L43/12 , G11C11/161 , H01L27/228
Abstract: 本发明涉及磁阻型随机存取存储器器件及其制造方法。一种制造磁阻型随机存取存储器(MRAM)器件的方法包括：在衬底上以交替且重复的布置形成第一图案和第二图案；在第一图案和第二图案的顶表面上形成第一帽层；以及去除第一帽层的第一部分和在第二图案下方的部分，以形成暴露衬底的第一开口。该方法还包括形成分别填充第一开口的下部的源极线；形成分别填充第一开口的上部的第二帽层图案；以及去除第一帽层的第二部分和在第二图案下方的部分，以形成暴露衬底的第二开口。从而，在衬底上一体地形成且顺序地叠堆接触塞和焊盘层，以填充第二开口。
-
公开(公告)号：CN103579496A
公开(公告)日：2014-02-12
申请号：CN201310308784.X
申请日：2013-07-22
Applicant: 三星电子株式会社
CPC classification number: H01L43/02 , G11C11/1659 , H01L43/08 , H01L43/12
Abstract: 本发明提供了磁性器件及其制造方法。所述器件包括磁隧道结，磁隧道结含有：下部磁性结构、上部磁性结构、以及插入它们之间的隧道势垒。所述隧道势垒的宽度大于所述下部磁性结构的宽度。
-
公开(公告)号：CN100435274C
公开(公告)日：2008-11-19
申请号：CN200510113532.7
申请日：2002-07-16
Applicant: 三星电子株式会社
IPC: H01L21/00 , C23C16/455 , B05B1/02 , B05B3/00 , B05D1/02
CPC classification number: C23C16/45565 , C23C16/45589 , H01L21/67017
Abstract: 用于调节在半导体器件制造反应室的处理区域中的反应气体分布的喷头，其中顶板具有气体口，用于向反应室引入反应气体；面板，它具有多个通孔，与处理区域相对地设置，所述面板具有多个通孔；第一挡板，具有多个通孔，在顶板和面板之间设置，能够上下移动，其中第一挡板具有顶表面，它限定形成反应气体的第一横向流动通道的第一间隙；第二挡板，具有多个通孔，在第一挡板和面板之间设置，它能够上下移动，其中第二挡板具有顶表面，所述顶表面限定形成第二横向流动通道的第二间隙；和间隙控制器，用于确定第一间隙的宽度和第二间隙的宽度。
-
公开(公告)号：CN1397991A
公开(公告)日：2003-02-19
申请号：CN02126876.2
申请日：2002-07-16
Applicant: 三星电子株式会社
IPC: H01L21/3065 , H01L21/205 , B05B1/00 , B05B3/00
CPC classification number: C23C16/45565 , C23C16/45589 , H01L21/67017
Abstract: 用于调节在半导体器件制造反应室的处理区域中的反应气体分布的喷头，其中顶板具有气体口，用于向反应室引入反应气体；面板，它具有多个通孔，与处理区域相对地设置，所述面板具有多个通孔；第一挡板，具有多个通孔，在顶板和面板之间设置，能够上下移动，其中第一挡板具有顶表面，它限定形成反应气体的第一横向流动通道的第一间隙；第二挡板，具有多个通孔，在第一挡板和面板之间设置，它能够上下移动，其中第二挡板具有顶表面，所述顶表面限定形成第二横向流动通道的第二间隙；和间隙控制器，用于确定第一间隙的宽度和第二间隙的宽度。
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.031 seconds)
