-
公开(公告)号：CN112018110B
公开(公告)日：2024-08-16
申请号：CN202010449839.9
申请日：2020-05-25
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L21/8234
Abstract: 提供了一种包括栅极结构和分隔结构的半导体器件。所述半导体器件包括：第一有源区和第二有源区；绝缘层，位于第一有源区与第二有源区之间；第一栅极结构，位于第一有源区和绝缘层上，第一栅极结构在绝缘层上具有第一端部；第二栅极结构，位于第二有源区和绝缘层上，第二栅极结构具有在第一方向上面对第一端部的第二端部，第二端部位于绝缘层上；以及分隔结构，位于第一端部与第二端部之间并且延伸到绝缘层中。分隔结构包括下部、中间部分和上部，中间部分在第一方向上的最大宽度大于下部在第一方向上的最大宽度，并且中间部分在第一方向上的最大宽度大于上部在第一方向上的最大宽度。
-
公开(公告)号：CN111880375A
公开(公告)日：2020-11-03
申请号：CN201911364910.7
申请日：2019-12-26
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 公开了半导体器件的制造系统和使用其制造半导体器件的方法。所述系统可以包括：腔室；极紫外光(EUV)源，位于腔室中，并且被构造为产生EUV束；光学系统，位于EUV源上，并且被构造为将EUV束提供到基底；基底台，位于腔室中，并且被构造为容纳基底；标线台，位于腔室中，被构造为保持标线，标线被构造为使EUV束投射到基底上；以及颗粒收集器，位于标线与光学系统之间，并且被构造为允许EUV束的选择性透射并去除颗粒。
-
公开(公告)号：CN100541718C
公开(公告)日：2009-09-16
申请号：CN200510079521.1
申请日：2005-06-22
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/00
CPC classification number: H01L21/0331 , H01L21/0332 , H01L21/76897
Abstract: 提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构，以及在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，具有等于或高于至少导电线结构的高度的高度。然后，在牺牲层上形成用于限定接触孔的光刻胶图形，以及干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触，以及剩余的牺牲层被湿法刻蚀。然后，用氧化硅填充除去了牺牲层的区域，由此形成第一层间绝缘层。
-
公开(公告)号：CN111880375B
公开(公告)日：2024-09-06
申请号：CN201911364910.7
申请日：2019-12-26
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 公开了半导体器件的制造系统和使用其制造半导体器件的方法。所述系统可以包括：腔室；极紫外光(EUV)源，位于腔室中，并且被构造为产生EUV束；光学系统，位于EUV源上，并且被构造为将EUV束提供到基底；基底台，位于腔室中，并且被构造为容纳基底；标线台，位于腔室中，被构造为保持标线，标线被构造为使EUV束投射到基底上；以及颗粒收集器，位于标线与光学系统之间，并且被构造为允许EUV束的选择性透射并去除颗粒。
-
公开(公告)号：CN115083907A
公开(公告)日：2022-09-20
申请号：CN202111529079.3
申请日：2021-12-14
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/768
Abstract: 一种制造半导体器件的方法包括：在衬底上形成层间绝缘层；在所述层间绝缘层上形成第一掩模层；在所述第一掩模层上形成第二掩模层和第一间隔物；在所述第二掩模层上形成光刻胶图案；通过经由第一蚀刻工艺来图案化所述第二掩模层而形成第二掩模图案；通过经由第二蚀刻工艺来图案化所述第一掩模层而形成第一掩模图案；通过经由第三蚀刻工艺来蚀刻所述层间绝缘层的一部分而形成沟槽；以及在所述沟槽中形成互连图案。第一掩模图案在所述第二蚀刻工艺之后的宽度小于光刻胶图案的宽度。
-
Patent Agency Ranking
公开(公告)号：CN1825541A
公开(公告)日：2006-08-30
申请号：CN200610005803.1
申请日：2006-01-10
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L21/76897
Abstract: 在一个方面，提供一种自－对准的接触方法，其中衬底具有在衬底表面上隔开的多个结构，以及在该多个结构上和该多个结构之间淀积牺牲膜，牺牲膜的材料具有给定的承受温度。牺牲膜被构图，以露出邻近多个结构的衬底部分。在牺牲膜和衬底的露出部分上淀积绝缘层，绝缘层的淀积包括在低于牺牲膜材料的承受温度的温度下的热处理。绝缘层被平整，以露出牺牲膜，和牺牲膜被除去，以露出多个结构之间的各个区域。多个结构之间的各个区域用导电材料填充。
-
公开(公告)号：CN111880374B
公开(公告)日：2023-12-26
申请号：CN201911345549.3
申请日：2019-12-24
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 公开了一种极紫外(EUV)曝光设备和使用该设备制造半导体装置的方法。该EUV曝光设备包括：室；EUV源，在室中并被构造为产生EUV束；光学系统，在EUV源上方并被构造为将EUV束提供到基底；基底台，在室中并被构造为接收基底；掩模台，在室中并被构造为保持掩模，掩模被构造为将EUV束投射到基底上；以及等离子体源，被构造为将等离子体提供到掩模，以使通过EUV束充电的掩模为电中性。
-
公开(公告)号：CN112018110A
公开(公告)日：2020-12-01
申请号：CN202010449839.9
申请日：2020-05-25
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L21/8234
Abstract: 提供了一种包括栅极结构和分隔结构的半导体器件。所述半导体器件包括：第一有源区和第二有源区；绝缘层，位于第一有源区与第二有源区之间；第一栅极结构，位于第一有源区和绝缘层上，第一栅极结构在绝缘层上具有第一端部；第二栅极结构，位于第二有源区和绝缘层上，第二栅极结构具有在第一方向上面对第一端部的第二端部，第二端部位于绝缘层上；以及分隔结构，位于第一端部与第二端部之间并且延伸到绝缘层中。分隔结构包括下部、中间部分和上部，中间部分在第一方向上的最大宽度大于下部在第一方向上的最大宽度，并且中间部分在第一方向上的最大宽度大于上部在第一方向上的最大宽度。
-
公开(公告)号：CN110189987A
公开(公告)日：2019-08-30
申请号：CN201910119654.9
申请日：2019-02-18
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 本发明提供一种用于形成精细图案的方法，该方法包括：在半导体衬底上形成线图案和连接图案，该线图案沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开，该连接图案连接在第二方向上彼此相邻的线图案的部分；以及对连接图案执行离子束蚀刻工艺。该离子束蚀刻工艺在平行于由第一方向和垂直于半导体衬底的顶表面的第三方向限定的平面的入射方向上提供离子束，并且该离子束的入射方向不垂直于半导体衬底的顶表面。
-
公开(公告)号：CN110189987B
公开(公告)日：2023-12-26
申请号：CN201910119654.9
申请日：2019-02-18
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 本发明提供一种用于形成精细图案的方法，该方法包括：在半导体衬底上形成线图案和连接图案，该线图案沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开，该连接图案连接在第二方向上彼此相邻的线图案的部分；以及对连接图案执行离子束蚀刻工艺。该离子束蚀刻工艺在平行于由第一方向和垂直于半导体衬底的顶表面的第三方向限定的平面的入射方向上提供离子束，并且该离子束的入射方向不垂直于半导体衬底的顶表面。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.024 seconds)
