公开(公告)号：US20150123265A1

公开(公告)日：2015-05-07

申请号：US14071865

申请日：2013-11-05

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Marites De La Torre ,  Christopher M. Gorman

IPC分类号： H01L23/00

CPC分类号： H01L24/14 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/131 ,  H01L2224/14131 ,  H01L2224/14132 ,  H01L2224/14133 ,  H01L2224/1416 ,  H01L2224/14163 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/17517 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06568 ,  H01L2924/1425 ,  H01L2924/3511 ,  H01L2924/014

摘要： An integrated circuit (IC) can include an analog region of a die of the IC. The analog region includes analog circuitry. The IC further includes a plurality of solder bumps implemented on a surface of the die in an area in vertical alignment with the analog region of the die.

摘要翻译： 集成电路（IC）可以包括IC的管芯的模拟区域。 模拟区域包括模拟电路。 IC还包括在与模具的模拟区域垂直对准的区域中在模具的表面上实现的多个焊料凸块。

公开(公告)号：US09128148B2

公开(公告)日：2015-09-08

申请号：US13789347

申请日：2013-03-07

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Marites De La Torre

IPC分类号： G01R31/28 ,  H01L21/66 ,  H01L25/065 ,  G01R31/3185

CPC分类号： G01R31/2896 ,  G01R31/31855 ,  H01L22/34 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/58 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2924/15192 ,  H01L2924/15311

摘要： An apparatus with package integrity monitoring capability, includes: a package having a die connected to an interposer through a plurality of bumps, wherein at least some of the bumps comprise dummy bumps; a package integrity monitor having a transmitter to transmit a test signal and a receiver to receive the test signal; and a first scan chain comprising a plurality of alternating interconnects in the die and in the interposer connecting some of the dummy bumps in series, wherein the first scan chain has a first end coupled to the transmitter of the package integrity monitor and a second end coupled to the receiver of the package integrity monitor.

摘要翻译： 一种具有封装完整性监测功能的装置，包括：具有通过多个凸块连接到插入件的管芯的封装，其中至少一些凸块包括虚拟凸块; 包装完整性监视器，具有发送测试信号的发射机和用于接收测试信号的接收机; 以及第一扫描链，其包括在所述管芯中的所述多个交替互连件和在所述插入器中串联连接所述虚设凸起的第一扫描链，其中所述第一扫描链具有耦合到所述封装完整性监视器的所述发射器的第一端， 到包装完整性监视器的接收器。

公开(公告)号：US20140132369A1

公开(公告)日：2014-05-15

申请号：US13675780

申请日：2012-11-13

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Edward Cullen

IPC分类号： H01P1/20 ,  H04B3/20

CPC分类号： H01P1/20 ,  G11C27/024 ,  H03H7/0123 ,  H03H7/38 ,  H03H2007/013 ,  H04B3/20

摘要： A circuit includes a first input terminal, a first transmission line, a first sampling switch coupled to the first input terminal through the first transmission line, a first sampling capacitor coupled to the sampling switch, and a first open-circuit quarter wavelength stub coupled to the first transmission line, the first open-circuit quarter wavelength stub configured to reduce kickback noise on the first transmission line. A method for reducing kickback noise in a circuit includes determining a frequency associated with a kickback noise on a first transmission line of the circuit, the circuit having an input terminal coupled to the first transmission line, configuring a length of an open-circuit quarter wavelength stub to correspond to the determined frequency, and coupling the open-circuit quarter wavelength stub to the first transmission line to filter the frequency associated with the kickback noise.

摘要翻译： 电路包括第一输入端，第一传输线，通过第一传输线耦合到第一输入端的第一采样开关，耦合到采样开关的第一采样电容器和耦合到第一开路四分之一波长短截线 所述第一传输线，所述第一开路四分之一波长短截线被配置为减少所述第一传输线上的反冲噪声。 一种用于减少电路中的反冲噪声的方法包括确定与电路的第一传输线上的反冲噪声相关联的频率，该电路具有耦合到第一传输线的输入端，配置开路四分之一波长的长度 短截线对应于所确定的频率，并且将开路四分之一波长短截线耦合到第一传输线以滤除与反冲噪声相关联的频率。

公开(公告)号：US09054096B2

公开(公告)日：2015-06-09

申请号：US13626829

申请日：2012-09-25

申请人： Xilinx, Inc.

发明人： Christophe Erdmann ,  Edward Cullen ,  Donnacha Lowney

IPC分类号： H01L23/552 ,  H01L23/498 ,  H01L23/66 ,  H01L23/538 ,  H01L23/00 ,  H01L25/065

CPC分类号： H01L23/49827 ,  H01L23/5382 ,  H01L23/5384 ,  H01L23/552 ,  H01L23/66 ,  H01L24/16 ,  H01L25/0655 ,  H01L2223/6622 ,  H01L2224/16225 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311

摘要： An embodiment of an apparatus is disclosed. For this embodiment of the apparatus, an interposer has first vias. First interconnects and second interconnects respectively are coupled on opposite surfaces of the interposer. A first portion of the first interconnects and a second portion of the first interconnects are spaced apart from one another defining an isolation region between them. A substrate has second vias. Third interconnects and the second interconnects are respectively coupled on opposite surfaces of the package substrate. A first portion of the first vias and a first portion of the second vias are both in the isolation region and are coupled to one another with a first portion of the second interconnects.

摘要翻译： 公开了一种装置的实施例。 对于该装置的该实施例，插入器具有第一通孔。 第一互连和第二互连分别耦合在插入器的相对表面上。 第一互连的第一部分和第一互连的第二部分彼此间隔开，在它们之间限定隔离区。 衬底具有第二通孔。 第三互连和第二互连分别耦合在封装衬底的相对表面上。 第一通孔的第一部分和第二通孔的第一部分都在隔离区域中并且彼此耦合，具有第二互连的第一部分。

公开(公告)号：US09035815B1

公开(公告)日：2015-05-19

申请号：US14197003

申请日：2014-03-04

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Aidan Keady ,  Christophe Erdmann

IPC分类号： H03M1/50

CPC分类号： H03M1/50 ,  G04F10/005 ,  H03M1/12

摘要： An apparatus relating generally to signal analysis is disclosed. In such an apparatus, a first comparator is coupled to receive a signal input and a first input level. A second comparator is coupled to receive the signal input and a second input level different from the first input level. A time-to-digital converter is coupled at a first port thereof, such as a start port for example, to receive a first output from the first comparator and coupled at a second port thereof, such as a stop port for example, to receive a second output from the second comparator. The time-to-digital converter is coupled to provide digital words representing the signal input.

摘要翻译： 公开了一般涉及信号分析的装置。 在这种装置中，第一比较器被耦合以接收信号输入和第一输入电平。 第二比较器被耦合以接收信号输入和不同于第一输入电平的第二输入电平。 时间数字转换器在其第一端口（例如起始端口）处耦合，以接收来自第一比较器的第一输出，并在其第二端口（例如停止端口）处耦合以接收 来自第二比较器的第二输出。 时间 - 数字转换器被耦合以提供表示信号输入的数字字。

公开(公告)号：US09000812B1

公开(公告)日：2015-04-07

申请号：US14245540

申请日：2014-04-04

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Christophe Erdmann

IPC分类号： H03B1/00 ,  H03K17/16

CPC分类号： H03K17/162 ,  H03K19/0013

摘要： An apparatus relating generally to a current steering cell includes a first bleeder circuit, a second bleeder circuit, a steering circuit, and an output circuit. The first bleeder circuit and the second bleeder circuit are coupled to receive a first current-source bias voltage. The steering circuit is coupled to receive a second current-source bias voltage independent from the first current-source bias voltage.

摘要翻译： 一般涉及当前转向单元的装置包括第一泄放电路，第二泄放电路，转向电路和输出电路。 第一泄放电路和第二泄放电路被耦合以接收第一电流源偏置电压。 转向电路被耦合以接收独立于第一电流源偏置电压的第二电流源偏置电压。

公开(公告)号：US08890730B2

公开(公告)日：2014-11-18

申请号：US13843909

申请日：2013-03-15

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Christophe Erdmann ,  Edward Cullen

IPC分类号： H03M1/10

CPC分类号： H03M1/1009 ,  H03M1/742

摘要： An apparatus for calibration of a signal converter is disclosed. This apparatus includes a first digital-to-analog converter (“DAC”) and a calibration system coupled to an output port of the first DAC. The calibration system includes a second DAC. The calibration system is configured to provide an adjustment signal responsive to a spurious spectral performance parameter in an output of the first DAC. The spurious spectral performance parameter is sensitive to a timing error associated with the first DAC. The calibration system is coupled to provide the adjustment signal to the first DAC to correct the timing error of the first DAC.

摘要翻译： 公开了一种用于校准信号转换器的装置。 该装置包括第一数模转换器（“DAC”）和耦合到第一DAC的输出端口的校准系统。 校准系统包括第二DAC。 校准系统被配置为响应于第一DAC的输出中的寄生光谱性能参数提供调整信号。 寄生光谱性能参数对与第一个DAC相关的定时误差敏感。 校准系统被耦合以向第一DAC提供调整信号以校正第一DAC的定时误差。

公开(公告)号：US09432036B1

公开(公告)日：2016-08-30

申请号：US14847405

申请日：2015-09-08

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Christophe Erdmann

IPC分类号： H03M1/66 ,  H03M1/00 ,  H03K17/041 ,  H03K19/21 ,  H03M1/74

CPC分类号： H03M1/66 ,  H03K17/04106 ,  H03K19/21 ,  H03M1/742

摘要： In one example, a current steering circuit for a digital-to-analog converter (DAC) includes a source-coupled transistor pair responsive to a differential gate voltage; a current source coupled to the source-coupled transistor pair operable to source a bias current; a load circuit coupled to the source-coupled transistor pair operable to provide a differential output voltage; a driver having a first input, a second input, and a differential output, the differential output providing the differential gate voltage; and combinatorial logic having a data input, a clock input, a true output, and a complement output, the true output and the complement output respectively coupled to the first input and the second input of the driver, the combinatorial logic operable to exclusively OR a data signal on the data input and a clock signal on the clock input.

摘要翻译： 在一个示例中，用于数模转换器（DAC）的电流转向电路包括响应于差分栅极电压的源极耦合晶体管对; 耦合到源极耦合晶体管对的电流源，可操作地源极偏置电流; 耦合到所述源极耦合晶体管对的负载电路，其可操作以提供差分输出电压; 具有第一输入，第二输入和差分输出的驱动器，所述差分输出提供所述差分栅极电压; 以及具有数据输入，时钟输入，真实输出和补码输出的组合逻辑，分别耦合到驱动器的第一输入和第二输入的真实输出和补码输出，组合逻辑可操作以专门地将或 数据输入上的数据信号和时钟输入的时钟信号。

公开(公告)号：US09343418B2

公开(公告)日：2016-05-17

申请号：US14071865

申请日：2013-11-05

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Marites De La Torre ,  Christopher M. Gorman

IPC分类号： H01L23/00 ,  H01L25/065

CPC分类号： H01L24/14 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/131 ,  H01L2224/14131 ,  H01L2224/14132 ,  H01L2224/14133 ,  H01L2224/1416 ,  H01L2224/14163 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/17517 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06568 ,  H01L2924/1425 ,  H01L2924/3511 ,  H01L2924/014

摘要： An integrated circuit (IC) can include an analog region of a die of the IC. The analog region includes analog circuitry. The IC further includes a plurality of solder bumps implemented on a surface of the die in an area in vertical alignment with the analog region of the die.

摘要翻译： 集成电路（IC）可以包括IC的管芯的模拟区域。 模拟区域包括模拟电路。 IC还包括在与模具的模拟区域垂直对准的区域中在模具的表面上实现的多个焊料凸块。

公开(公告)号：US09312586B2

公开(公告)日：2016-04-12

申请号：US13675780

申请日：2012-11-13

申请人： Xilinx, Inc.

发明人： Donnacha Lowney ,  Edward Cullen

IPC分类号： H03H7/38 ,  H01P1/20 ,  H04B3/20 ,  G11C27/02 ,  H03H7/01

CPC分类号： H01P1/20 ,  G11C27/024 ,  H03H7/0123 ,  H03H7/38 ,  H03H2007/013 ,  H04B3/20

摘要： A circuit includes a first input terminal, a first transmission line, a first sampling switch coupled to the first input terminal through the first transmission line, a first sampling capacitor coupled to the sampling switch, and a first open-circuit quarter wavelength stub coupled to the first transmission line, the first open-circuit quarter wavelength stub configured to reduce kickback noise on the first transmission line. A method for reducing kickback noise in a circuit includes determining a frequency associated with a kickback noise on a first transmission line of the circuit, the circuit having an input terminal coupled to the first transmission line, configuring a length of an open-circuit quarter wavelength stub to correspond to the determined frequency, and coupling the open-circuit quarter wavelength stub to the first transmission line to filter the frequency associated with the kickback noise.

摘要翻译： 电路包括第一输入端，第一传输线，通过第一传输线耦合到第一输入端的第一采样开关，耦合到采样开关的第一采样电容器和耦合到第一开路四分之一波长短截线 所述第一传输线，所述第一开路四分之一波长短截线被配置为减少所述第一传输线上的反冲噪声。 一种用于减少电路中的反冲噪声的方法包括确定与电路的第一传输线上的反冲噪声相关的频率，该电路具有耦合到第一传输线的输入端，配置开路四分之一波长的长度 短截线对应于所确定的频率，并且将开路四分之一波长短截线耦合到第一传输线以滤除与反冲噪声相关联的频率。