知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.017 秒)

    Layout design for manufacturing a memory cell
    1.
    发明授权
    Layout design for manufacturing a memory cell 有权
    用于制造存储单元的布局设计

    公开(公告)号：US09412742B2

    公开(公告)日：2016-08-09

    申请号：US14300703

    申请日：2014-06-10

    申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.

    发明人： Hidehiro Fujiwara ,  Kao-Cheng Lin ,  Ming-Yi Lee ,  Yen-Huei Chen ,  Hung-Jen Liao

    IPC分类号： H01L27/11 ,  H01L27/092 ,  G06F17/50 ,  H01L27/02

    CPC分类号： H01L27/092 ,  G06F17/5077 ,  H01L27/0207 ,  H01L27/1104

    摘要： A layout design usable for manufacturing a memory cell includes a first and second active area layout pattern associated with forming a first and second active area, an isolation region outside the first and second active area, a first polysilicon layout pattern associated with forming a first polysilicon structure, a second polysilicon layout pattern associated with forming a second polysilicon structure, a first interconnection layout pattern associated with forming a first interconnection structure, and a second interconnection layout pattern associated with forming a second interconnection structure. The first active area does not overlap the second active area. The first polysilicon layout pattern overlaps the first active area layout pattern. The second polysilicon layout pattern overlaps the first active area layout pattern and the second active area layout pattern. The first interconnection layout pattern overlaps the second active area layout pattern. The second interconnection layout pattern overlaps the isolation region.

    摘要翻译： 可用于制造存储器单元的布局设计包括与形成第一和第二有源区域相关联的第一和第二有源区域布局图案，第一和第二有源区域外的隔离区域，与形成第一多晶硅 结构，与形成第二多晶硅结构相关联的第二多晶硅布局图案，与形成第一互连结构相关联的第一互连布局图案，以及与形成第二互连结构相关联的第二互连布局图案。 第一活动区域不与第二活动区域重叠。 第一个多晶硅布局图案与第一个有源区域布局图案重叠。 第二多晶硅布局图案与第一有源区布局图案和第二有源区布局图案重叠。 第一互连布局模式与第二活动区域布局模式重叠。 第二互连布局图案与隔离区域重叠。

    SYSTEM AND METHOD FOR DEFECT ANALYSIS OF A SUBSTRATE
    6.
    发明申请
    SYSTEM AND METHOD FOR DEFECT ANALYSIS OF A SUBSTRATE 有权
    基板缺陷分析的系统与方法

    公开(公告)号：US20140133736A1

    公开(公告)日：2014-05-15

    申请号：US13673664

    申请日：2012-11-09

    申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.

    发明人： Yan-Wei Tien ,  Chi-Hung Liao ,  Ming-Yi Lee

    IPC分类号： G06K9/03

    CPC分类号： G06T7/001 ,  G01N21/9501 ,  G01N21/95607 ,  G01N2021/95676 ,  G06K9/03 ,  G06K9/46 ,  G06K9/6202 ,  G06K2009/4666 ,  G06T2207/30141 ,  G06T2207/30148

    摘要： The present disclosure provides a method including providing a first image and a second image. The first image is of a substrate having a defect and the second image is of a reference substrate. A difference between the first image and the second image is determined. A simulation model is used to generate a simulation curve corresponding to the difference and the substrate dispositioned based on the simulation curve. In another embodiment, the scan of a substrate is used to generate a statistical process control chart.

    摘要翻译： 本公开提供了一种包括提供第一图像和第二图像的方法。 第一图像是具有缺陷的基板，第二图像是参考基板。 确定第一图像和第二图像之间的差异。 仿真模型用于根据仿真曲线生成与差异对应的模拟曲线和衬底配置。 在另一个实施例中，衬底的扫描用于产生统计过程控制图。

    Memory edge cell
    7.
    发明授权
    Memory edge cell 有权
    内存边缘单元格

    公开(公告)号：US08665654B2

    公开(公告)日：2014-03-04

    申请号：US13924176

    申请日：2013-06-21

    申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

    发明人： Hong-Chen Cheng ,  Ming-Yi Lee ,  Kuo-Hua Pan ,  Jung-Hsuan Chen ,  Li-Chun Tien ,  Cheng Hung Lee ,  Hung-Jen Liao

    IPC分类号： G11C7/10

    CPC分类号： G11C5/06 ,  G11C5/147 ,  G11C5/148 ,  G11C11/417

    摘要： A column of a memory includes a first edge cell and at least one memory cell. The first edge cell is located at a first edge of the column and includes a first edge cell reference node and a second edge cell reference node. Each of the at least one memory cells includes a first memory reference node. The first edge cell reference node is coupled to respective first memory reference nodes of the at least one memory cell. The second edge cell reference node serves as second memory reference nodes of the at least one memory cell. Front-end layers of the first edge cell are the same as front-end layers of a memory cell of the at least one memory cell.

    摘要翻译： 存储器的列包括第一边缘单元和至少一个存储单元。 第一边缘单元位于列的第一边缘，并且包括第一边缘单元参考节点和第二边缘单元参考节点。 所述至少一个存储器单元中的每一个包括第一存储器参考节点。 第一边缘单元参考节点耦合到至少一个存储器单元的相应的第一存储器参考节点。 第二边缘单元参考节点用作至少一个存储单元的第二存储器参考节点。 第一边缘单元的前端层与至少一个存储单元的存储单元的前端层相同。