公开(公告)号：US20150147844A1

公开(公告)日：2015-05-28

申请号：US14185427

申请日：2014-02-20

申请人： SK HYNIX INC.

发明人： Young Seok KWON ,  Kwon HONG

IPC分类号： H01L45/00

CPC分类号： H01L45/1616 ,  C23C16/305 ,  C23C16/45523 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1683

摘要： A method for fabricating a semiconductor device includes supplying a first source gas including a germanium (Ge) precursor onto a semiconductor substrate for a first time period, and periodically interrupting the supplying of the first source gas for the first time period to form Ge elements on the semiconductor substrate.

摘要翻译： 一种制造半导体器件的方法包括：将包含锗（Ge）前体的第一源气体在第一时间段内提供到半导体衬底上，并且周期性地中断第一时间段内的第一源气体的供应以形成Ge元素 半导体衬底。

公开(公告)号：US20150093866A1

公开(公告)日：2015-04-02

申请号：US14563733

申请日：2014-12-08

申请人： SK hynix Inc.

发明人： Ki-Hong LEE ,  Kwon HONG ,  Dae-Gyu SHIN

IPC分类号： H01L27/115 ,  H01L21/311 ,  H01L21/28 ,  H01L21/768

CPC分类号： H01L27/11582 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/768 ,  H01L21/8221 ,  H01L27/11578 ,  H01L29/66833 ,  H01L29/7926

摘要： A nonvolatile memory device includes a pipe insulation layer having a pipe channel hole, a pipe gate disposed over the pipe insulation layer, a pair of cell strings each having a columnar cell channel, and a pipe channel coupling the columnar cell channels and surrounding inner sidewalls and a bottom of the pipe channel hole.

摘要翻译： 非易失性存储器件包括具有管道通道孔的管道绝缘层，设置在管道绝缘层上方的管道栅极，一对具有柱状电池沟道的电池串，以及连接柱状电池槽和围绕内侧壁的管道 和管道通孔的底部。

公开(公告)号：US20140242772A1

公开(公告)日：2014-08-28

申请号：US14268576

申请日：2014-05-02

申请人： SK hynix Inc.

发明人： Kee-Jeung LEE ,  Kwon HONG ,  Kyung-Woong PARK ,  Ji-Hoon AHN

IPC分类号： H01L49/02 ,  H01L21/02

CPC分类号： H01L21/02263 ,  C23C16/045 ,  C23C16/45529 ,  C23C16/45531 ,  C23C16/56 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/02356 ,  H01L27/1085 ,  H01L28/40

摘要： A semiconductor device includes a dielectric layer in which zirconium, hafnium, and a IV group element are mixed. A method for fabricating a capacitor includes forming a bottom electrode, forming the dielectric layer and forming a top electrode over the dielectric layer.

摘要翻译： 半导体器件包括其中混合有锆，铪和IV族元素的电介质层。 制造电容器的方法包括形成底电极，形成电介质层并在电介质层上形成顶电极。

公开(公告)号：US20140061770A1

公开(公告)日：2014-03-06

申请号：US14075901

申请日：2013-11-08

申请人： SK hynix Inc.

发明人： Ki-Hong LEE ,  Kwon HONG

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L21/28273 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/7889 ,  H01L29/7926

摘要： A non-volatile memory includes a channel layer to extend from a substrate in a vertical direction; a plurality of interlayer dielectric layers and a plurality of gate electrodes to be alternately stacked along the channel layer; and a memory layer to be interposed between the channel layer and each of the gate electrodes, wherein the memory layer comprises a tunnel dielectric layer to contact the channel layer, a first charge trap layer to contact the tunnel dielectric layer and formed of an insulating material, a charge storage layer to contact the first charge trap layer and formed of a semiconducting material or a conductive material, a second charge trap layer to contact the charge storage layer and formed of an insulating material, and a charge blocking layer to contact the second charge trap layer.

摘要翻译： 非易失性存储器包括在垂直方向上从衬底延伸的沟道层; 多个层间电介质层和多个栅电极沿沟道层交替堆叠; 以及存储层，其被插入在所述沟道层和每个所述栅电极之间，其中所述存储层包括与所述沟道层接触的隧道介电层，用于接触所述隧道介电层并由绝缘材料形成的第一电荷陷阱层 与第一电荷陷阱层接触并由半导体材料或导电材料形成的电荷存储层，与电荷存储层接触并由绝缘材料形成的第二电荷陷阱层，以及与第二电荷接触层接触的电荷阻挡层 电荷陷阱层。

公开(公告)号：US20130137228A1

公开(公告)日：2013-05-30

申请号：US13746460

申请日：2013-01-22

申请人： SK hynix Inc.

发明人： Ki-Hong LEE ,  Moon-Sig JOO ,  Kwon HONG ,  Sun-Hwan HWANG

IPC分类号： H01L29/66

CPC分类号： H01L29/66833 ,  H01L21/2236 ,  H01L27/11578 ,  H01L27/11582

摘要： A method for fabricating a vertical channel type nonvolatile memory device includes: stacking a plurality of interlayer insulating layers and a plurality of gate electrode conductive layers alternately over a substrate; etching the interlayer insulating layers and the gate electrode conductive layers to form a channel trench exposing the substrate; forming an undoped first channel layer over the resulting structure including the channel trench; doping the first channel layer with impurities through a plasma doping process; and filling the channel trench with a second channel layer.

摘要翻译： 一种用于制造垂直通道型非易失性存储器件的方法，包括：在衬底上交替堆叠多个层间绝缘层和多个栅电极导电层; 蚀刻层间绝缘层和栅电极导电层以形成暴露衬底的沟槽; 在包括沟道沟槽的所得结构上形成未掺杂的第一沟道层; 通过等离子体掺杂工艺对具有杂质的第一沟道层进行掺杂; 以及用第二通道层填充沟槽。

公开(公告)号：US20130105883A1

公开(公告)日：2013-05-02

申请号：US13725299

申请日：2012-12-21

申请人： SK hynix Inc.

发明人： Ki-Hong LEE ,  Moon-Sig JOO ,  Kwon HONG

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A non-volatile memory device includes a pair of columnar cell channels vertically extending from a substrate, a doped pipe channel arranged to couple lower ends of the pair of columnar cell channels, insulation layers over the substrate in which the doped pipe channel is buried, memory layers arranged to surround side surfaces of the columnar cell channels, and control gate electrodes arranged to surround the memory layers.

摘要翻译： 非易失性存储器件包括从衬底垂直延伸的一对柱状单元通道，布置成耦合该对柱状单元通道的下端的掺杂管道，在其上埋入掺杂管道的衬底上的绝缘层， 布置成围绕柱状单元通道的侧表面的存储层以及布置成围绕存储层的控制栅电极。

公开(公告)号：US20140370702A1

公开(公告)日：2014-12-18

申请号：US14475076

申请日：2014-09-02

申请人： SK hynix Inc.

发明人： Sung-Jin WHANG ,  Moon-Sig JOO ,  Kwon HONG ,  Jung-Yeon LIM ,  Won-Kyu KIM ,  Bo-Min SEO ,  Kyoung-Eun CHANG

IPC分类号： H01L21/285 ,  H01L21/768

CPC分类号： H01L21/28518 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/321 ,  H01L21/7685 ,  H01L24/02 ,  H01L27/10873 ,  H01L29/413 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/7881 ,  H01L2224/0401 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/04941 ,  H01L2924/12032 ,  H01L2924/00

摘要： A semiconductor device including a conductive layer, a diffusion barrier layer formed over the conductive layer, including a refractory metal compound, and acquired after a surface treatment, and a metal silicide layer formed over the diffusion barrier layer. The adhesion between a diffusion barrier layer and a metal silicide layer may be improved by increasing the surface energy of the diffusion barrier layer through a surface treatment. Therefore, although the metal silicide layer is fused in a high-temperature process, it is possible to prevent a void from being caused at the interface between the diffusion barrier layer and the metal silicide layer. Moreover, it is possible to increase the adhesion between a conductive layer and the diffusion barrier layer by increasing the surface energy of the conductive layer through the surface treatment.

摘要翻译： 一种半导体器件，包括导电层，形成在导电层上的扩散阻挡层，包括难熔金属化合物，并在表面处理之后获得，以及形成在扩散阻挡层上的金属硅化物层。 通过表面处理增加扩散阻挡层的表面能，可以改善扩散阻挡层和金属硅化物层之间的粘合性。 因此，尽管金属硅化物层在高温工艺中熔合，但是可以防止在扩散阻挡层和金属硅化物层之间的界面处产生空隙。 此外，通过表面处理增加导电层的表面能，可以增加导电层与扩散阻挡层之间的粘合性。

公开(公告)号：US20140103283A1

公开(公告)日：2014-04-17

申请号：US13846655

申请日：2013-03-18

申请人： SK HYNIX INC.

发明人： Woo-Young PARK ,  Kwon HONG ,  Kee-Jeung LEE ,  Beom-Yong KIM

IPC分类号： H01L45/00

CPC分类号： H01L45/1253 ,  H01L27/249 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1641

摘要： Disclosed herein are a variable resistance memory device and a method of fabricating the same. The variable resistance memory device may include a first electrode; a second electrode; and a variable resistance layer configured to be interposed between the first electrode and the second electrode, wherein the variable resistance layer includes a Si-added metal oxide.

摘要翻译： 这里公开了可变电阻存储器件及其制造方法。 可变电阻存储器件可以包括第一电极; 第二电极; 以及可变电阻层，其被配置为插入在所述第一电极和所述第二电极之间，其中所述可变电阻层包括加入Si的金属氧化物。

公开(公告)号：US20160172433A1

公开(公告)日：2016-06-16

申请号：US15048620

申请日：2016-02-19

申请人： SK hynix Inc.

发明人： Sung-Hyuk CHO ,  Hyo-Sang KANG ,  Sung-Ki PARK ,  Kwon HONG ,  Hyung-Soon PARK ,  Hyung-Hwan KIM ,  Young-Bang LEE ,  Ji-Hye HAN ,  Tae-Yeon JUNG ,  Hyeong-Jin NOR

IPC分类号： H01L49/02 ,  H01L27/108 ,  H01L21/311 ,  H01L21/02 ,  H01L21/321

CPC分类号： H01L28/60 ,  H01L21/0206 ,  H01L21/02068 ,  H01L21/31111 ,  H01L21/321 ,  H01L27/1085 ,  H01L27/10852 ,  H01L28/90

摘要： A surface treatment method for a semiconductor device includes providing a substrate where a plurality of projected patterns are formed, forming a hydrophobic coating layer on a surface of each of the plurality of projected patterns, rinsing the substrate with deionized water, and drying the substrate, wherein the hydrophobic coating layer is formed using a coating agent that includes phosphate having more than one hydrocarbon group, phosphonate having more than one hydrocarbon group, or a mixture thereof.

摘要翻译： 用于半导体器件的表面处理方法包括提供形成多个突出图案的基板，在多个突出图案的每一个的表面上形成疏水涂层，用去离子水冲洗基板，并干燥基板， 其中所述疏水涂层使用包括具有多于一个烃基的磷酸酯，具有多于一个烃基的膦酸酯或其混合物的包衣剂形成。

公开(公告)号：US20150325789A1

公开(公告)日：2015-11-12

申请号：US14805388

申请日：2015-07-21

申请人： SK hynix Inc.

发明人： Woo-Young PARK ,  Kwon HONG ,  Kee-Jeung LEE ,  Beom-Yong KIM

IPC分类号： H01L45/00

CPC分类号： H01L45/1253 ,  H01L27/249 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1641

摘要： Disclosed herein are a variable resistance memory device and a method of fabricating the same. The variable resistance memory device may include a first electrode; a second electrode; and a variable resistance layer configured to be interposed between the first electrode and the second electrode, wherein the variable resistance layer includes a Si-added metal oxide.

摘要翻译： 这里公开了可变电阻存储器件及其制造方法。 可变电阻存储器件可以包括第一电极; 第二电极; 以及可变电阻层，其被配置为插入在所述第一电极和所述第二电极之间，其中所述可变电阻层包括加入Si的金属氧化物。