公开(公告)号：US20130001705A1

公开(公告)日：2013-01-03

申请号：US13608961

申请日：2012-09-10

申请人： Chien-Chang Su ,  Tsz-Mei Kwok ,  Hsien-Hsin Lin ,  Hsueh-Chang Sung ,  Yi-Fang Pai ,  Kuan-Yu Chen

发明人： Chien-Chang Su ,  Tsz-Mei Kwok ,  Hsien-Hsin Lin ,  Hsueh-Chang Sung ,  Yi-Fang Pai ,  Kuan-Yu Chen

IPC分类号： H01L29/78

CPC分类号： H01L29/66795 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823431 ,  H01L21/823821 ,  H01L29/785

摘要： A method of forming an integrated circuit structure includes providing a wafer including a substrate and a semiconductor fin at a major surface of the substrate, and performing a deposition step to epitaxially grow an epitaxy layer on a top surface and sidewalls of the semiconductor fin, wherein the epitaxy layer includes a semiconductor material. An etch step is then performed to remove a portion of the epitaxy layer, with a remaining portion of the epitaxy layer remaining on the top surface and the sidewalls of the semiconductor fin.

摘要翻译： 一种形成集成电路结构的方法包括在衬底的主表面上提供包括衬底和半导体鳍片的晶片，并且执行沉积步骤以在半导体鳍片的顶表面和侧壁上外延生长外延层，其中 外延层包括半导体材料。 然后执行蚀刻步骤以去除外延层的一部分，其中外延层的剩余部分保留在半导体鳍片的顶表面和侧壁上。

公开(公告)号：US20110147846A1

公开(公告)日：2011-06-23

申请号：US12644869

申请日：2009-12-22

申请人： Chien-Chang Su ,  Hsien-Hsin Lin ,  Tsz-Mei Kwok ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Yi-Fang Pai

发明人： Chien-Chang Su ,  Hsien-Hsin Lin ,  Tsz-Mei Kwok ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Yi-Fang Pai

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L29/7851 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/02576 ,  H01L21/0262 ,  H01L29/0653 ,  H01L29/167 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes forming a plurality of fins, the fins being isolated from each other by an isolation structure, forming a gate structure over a portion of each fin; forming spacers on sidewalls of the gate structure, respectively, etching a remaining portion of each fin thereby forming a recess, epitaxially growing silicon to fill the recess including incorporating an impurity element selected from the group consisting of germanium (Ge), indium (In), and carbon (C), and doping the silicon epi with an n-type dopant.

摘要翻译： 本公开提供一种制造半导体器件的方法，该半导体器件包括形成多个翅片，翅片通过隔离结构彼此隔离，在每个翅片的一部分上形成栅极结构; 在栅极结构的侧壁上分别形成间隔物，蚀刻每个鳍片的剩余部分，从而形成凹槽，外延生长硅以填充凹槽，包括掺杂选自锗（Ge），铟（In） ，和碳（C），并用n型掺杂剂掺杂硅epi。

公开(公告)号：US20110073952A1

公开(公告)日：2011-03-31

申请号：US12831925

申请日：2010-07-07

申请人： Tsz-Mei Kwok ,  Chien-Chang Su ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Hsien-Hsin Lin

发明人： Tsz-Mei Kwok ,  Chien-Chang Su ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Hsien-Hsin Lin

IPC分类号： H01L29/78

CPC分类号： H01L29/7851 ,  H01L21/76 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： An integrated circuit structure includes a fin field-effect transistor (FinFET) including a semiconductor fin over and adjacent to insulation regions; and a source/drain region over the insulation regions. The source/drain region includes a first and a second semiconductor region. The first semiconductor region includes silicon and an element selected from the group consisting of germanium and carbon, wherein the element has a first atomic percentage in the first semiconductor region. The first semiconductor region has an up-slant facet and a down-slant facet. The second semiconductor region includes silicon and the element. The element has a second atomic percentage lower than the first atomic percentage. The second semiconductor region has a first portion on the up-slant facet and has a first thickness. A second portion of the second semiconductor region, if any, on the down-slant facet has a second thickness smaller than the first thickness.

摘要翻译： 集成电路结构包括鳍状物场效应晶体管（FinFET），其包括在绝缘区域上方并邻近绝缘区域的半导体鳍片; 以及绝缘区域上的源极/漏极区域。 源极/漏极区域包括第一和第二半导体区域。 第一半导体区域包括硅和选自锗和碳的元素，其中元素在第一半导体区域中具有第一原子百分比。 第一半导体区域具有上斜面和向下斜面。 第二半导体区域包括硅和元件。 该元素具有比第一原子百分比低的第二原子百分比。 第二半导体区域在上斜面上具有第一部分，并具有第一厚度。 第二半导体区域的第二部分（如果有的话）在下斜面上具有小于第一厚度的第二厚度。

公开(公告)号：US09847225B2

公开(公告)日：2017-12-19

申请号：US13296908

申请日：2011-11-15

申请人： Chun-Fai Cheng ,  An-Shen Chang ,  Hui-Min Lin ,  Tsz-Mei Kwok ,  Hsien-Ching Lo

发明人： Chun-Fai Cheng ,  An-Shen Chang ,  Hui-Min Lin ,  Tsz-Mei Kwok ,  Hsien-Ching Lo

IPC分类号： H01L29/772 ,  H01L21/336 ,  H01L21/3065 ,  H01L21/02 ,  H01L21/306 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/02639 ,  H01L21/02532 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： An integrated circuit device and method for manufacturing the integrated circuit device are disclosed. The disclosed method comprises forming a wedge-shaped recess with an initial bottom surface in the substrate; transforming the wedge-shaped recess into an enlarged recess with a height greater than the height of the wedge-shaped recess; and epitaxially growing a strained material in the enlarged recess.

公开(公告)号：US08487354B2

公开(公告)日：2013-07-16

申请号：US12545705

申请日：2009-08-21

申请人： Kuan-Yu Chen ,  Hsien-Hsin Lin ,  Chun-Feng Nieh ,  Hsueh-Chang Sung ,  Chien-Chang Su ,  Tsz-Mei Kwok

发明人： Kuan-Yu Chen ,  Hsien-Hsin Lin ,  Chun-Feng Nieh ,  Hsueh-Chang Sung ,  Chien-Chang Su ,  Tsz-Mei Kwok

IPC分类号： H01L29/76

CPC分类号： H01L29/66477 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/092 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7848

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes providing a semiconductor substrate, forming a gate structure over the substrate, forming a material layer over the substrate and the gate structure, implanting Ge, C, P, F, or B in the material layer, removing portions of the material layer overlying the substrate at either side of the gate structure, forming recesses in the substrate at either side of the gate structure, and depositing a semiconductor material in the recesses by an expitaxy process.

摘要翻译： 本公开提供一种制造半导体器件的方法，其包括提供半导体衬底，在衬底上形成栅极结构，在衬底上形成材料层和栅极结构，将Ge，C，P，F或B注入 所述材料层，去除所述栅极结构的任一侧上覆盖所述衬底的所述材料层的部分，在所述栅极结构的任一侧上在所述衬底中形成凹陷，以及通过开晶过程在所述凹部中沉积半导体材料。

公开(公告)号：US08278196B2

公开(公告)日：2012-10-02

申请号：US12840830

申请日：2010-07-21

申请人： Yu-Lien Huang ,  Mao-Rong Yeh ,  Chun Hsiung Tsai ,  Tsung-Hung Lee ,  Da-Wen Lin ,  Tsz-Mei Kwok

发明人： Yu-Lien Huang ,  Mao-Rong Yeh ,  Chun Hsiung Tsai ,  Tsung-Hung Lee ,  Da-Wen Lin ,  Tsz-Mei Kwok

IPC分类号： H01L21/425

CPC分类号： H01L21/823807 ,  H01L21/2236 ,  H01L21/28518 ,  H01L21/823814 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7848

摘要： The present disclosure provides a high surface dopant concentration semiconductor device and method of fabricating. In an embodiment, a method of forming the semiconductor device includes providing a substrate, forming a doped region in the substrate, forming a stressing layer over the doped region, performing a boron (B) doping implant to the stressing layer, annealing the B doping implant, and after annealing the B doping implant, forming a silicide layer over the stressing layer.

摘要翻译： 本公开提供了高表面掺杂浓度的半导体器件及其制造方法。 在一个实施例中，形成半导体器件的方法包括提供衬底，在衬底中形成掺杂区域，在掺杂区域上形成应力层，对应力层执行硼（B）掺杂注入，退火B掺杂 并且在B掺杂注入退火之后，在应力层上形成硅化物层。

公开(公告)号：US08263451B2

公开(公告)日：2012-09-11

申请号：US12713573

申请日：2010-02-26

申请人： Chien-Chang Su ,  Tsz-Mei Kwok ,  Hsien-Hsin Lin ,  Hsueh-Chang Sung ,  Yi-Fang Pai ,  Kuan-Yu Chen

发明人： Chien-Chang Su ,  Tsz-Mei Kwok ,  Hsien-Hsin Lin ,  Hsueh-Chang Sung ,  Yi-Fang Pai ,  Kuan-Yu Chen

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/66795 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823431 ,  H01L21/823821 ,  H01L29/785

摘要： A method of forming an integrated circuit structure includes providing a wafer including a substrate and a semiconductor fin at a major surface of the substrate, and performing a deposition step to epitaxially grow an epitaxy layer on a top surface and sidewalls of the semiconductor fin, wherein the epitaxy layer includes a semiconductor material. An etch step is then performed to remove a portion of the epitaxy layer, with a remaining portion of the epitaxy layer remaining on the top surface and the sidewalls of the semiconductor fin.

摘要翻译： 一种形成集成电路结构的方法包括在衬底的主表面上提供包括衬底和半导体鳍片的晶片，并且执行沉积步骤以在半导体鳍片的顶表面和侧壁上外延生长外延层，其中 外延层包括半导体材料。 然后执行蚀刻步骤以去除外延层的一部分，其中外延层的剩余部分保留在半导体鳍片的顶表面和侧壁上。

公开(公告)号：US20120018848A1

公开(公告)日：2012-01-26

申请号：US12840830

申请日：2010-07-21

申请人： Yu-Lien Huang ,  Mao-Rong Yeh ,  Chun Hsiung Tsai ,  Tsung-Hung Lee ,  Da-Wen Lin ,  Tsz-Mei Kwok

发明人： Yu-Lien Huang ,  Mao-Rong Yeh ,  Chun Hsiung Tsai ,  Tsung-Hung Lee ,  Da-Wen Lin ,  Tsz-Mei Kwok

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/36

CPC分类号： H01L21/823807 ,  H01L21/2236 ,  H01L21/28518 ,  H01L21/823814 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7848

摘要： The present disclosure provides a high surface dopant concentration semiconductor device and method of fabricating. In an embodiment, a method of forming the semiconductor device includes providing a substrate, forming a doped region in the substrate, forming a stressing layer over the doped region, performing a boron (B) doping implant to the stressing layer, annealing the B doping implant, and after annealing the B doping implant, forming a silicide layer over the stressing layer.

摘要翻译： 本公开提供了高表面掺杂浓度的半导体器件及其制造方法。 在一个实施例中，形成半导体器件的方法包括提供衬底，在衬底中形成掺杂区域，在掺杂区域上形成应力层，对应力层执行硼（B）掺杂注入，退火B掺杂 并且在B掺杂注入退火之后，在应力层上形成硅化物层。

公开(公告)号：US20110042729A1

公开(公告)日：2011-02-24

申请号：US12545705

申请日：2009-08-21

申请人： Kuan-Yu Chen ,  Hsien-Hsin Lin ,  Chun-Feng Nieh ,  Hsueh-Chang Sung ,  Chien-Chang Su ,  Tsz-Mei Kwok

发明人： Kuan-Yu Chen ,  Hsien-Hsin Lin ,  Chun-Feng Nieh ,  Hsueh-Chang Sung ,  Chien-Chang Su ,  Tsz-Mei Kwok

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L29/66477 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/092 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7848

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes providing a semiconductor substrate, forming a gate structure over the substrate, forming a material layer over the substrate and the gate structure, implanting Ge, C, P, F, or B in the material layer, removing portions of the material layer overlying the substrate at either side of the gate structure, forming recesses in the substrate at either side of the gate structure, and depositing a semiconductor material in the recesses by an expitaxy process.

摘要翻译： 本公开提供一种制造半导体器件的方法，其包括提供半导体衬底，在衬底上形成栅极结构，在衬底上形成材料层和栅极结构，将Ge，C，P，F或B注入 所述材料层，去除所述栅极结构的任一侧上覆盖所述衬底的所述材料层的部分，在所述栅极结构的任一侧上在所述衬底中形成凹陷，以及通过开晶过程在所述凹部中沉积半导体材料。

公开(公告)号：US09117905B2

公开(公告)日：2015-08-25

申请号：US12644869

申请日：2009-12-22

申请人： Chien-Chang Su ,  Hsien-Hsin Lin ,  Tsz-Mei Kwok ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Yi-Fang Pai

发明人： Chien-Chang Su ,  Hsien-Hsin Lin ,  Tsz-Mei Kwok ,  Kuan-Yu Chen ,  Hsueh-Chang Sung ,  Yi-Fang Pai

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/02 ,  H01L29/66

CPC分类号： H01L29/7851 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/02576 ,  H01L21/0262 ,  H01L29/0653 ,  H01L29/167 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes forming a plurality of fins, the fins being isolated from each other by an isolation structure, forming a gate structure over a portion of each fin; forming spacers on sidewalls of the gate structure, respectively, etching a remaining portion of each fin thereby forming a recess, epitaxially growing silicon to fill the recess including incorporating an impurity element selected from the group consisting of germanium (Ge), indium (In), and carbon (C), and doping the silicon epi with an n-type dopant.

摘要翻译： 本公开提供一种制造半导体器件的方法，该半导体器件包括形成多个翅片，翅片通过隔离结构彼此隔离，在每个翅片的一部分上形成栅极结构; 在栅极结构的侧壁上分别形成间隔物，蚀刻每个鳍片的剩余部分，从而形成凹槽，外延生长硅以填充凹槽，包括掺杂选自锗（Ge），铟（In） ，和碳（C），并用n型掺杂剂掺杂硅epi。