公开(公告)号：CN116613113A

公开(公告)日：2023-08-18

申请号：CN202310111547.8

申请日：2023-02-13

申请人： 联发科技股份有限公司

发明人： 陈银发 ,  杨柏俊 ,  于达人 ,  马伯豪 ,  张志维 ,  潘宗余 ,  陈泰宇 ,  林世钦 ,  许文松

IPC分类号： H01L23/31 ,  H01L23/13 ,  H01L23/48 ,  H01L23/34 ,  H01L23/367

摘要： 本发明提供了一种半导体封装结构，包括封装基板、半导体裸晶、中介层、粘合层以及成型材料。半导体裸晶被设置在封装基板的上方。中介层被设置在半导体裸晶的上方。粘合层连接半导体裸晶和中介层。成型材料围绕半导体裸晶和粘合层。本发明提供的半导体封装结构能够提高散热效率。

公开(公告)号：CN106952883A

公开(公告)日：2017-07-14

申请号：CN201611144375.0

申请日：2013-03-26

申请人： 联发科技股份有限公司

发明人： 许文松 ,  林子闳 ,  于达人

IPC分类号： H01L23/48 ,  H01L23/488 ,  H01L21/60 ,  H01L23/31

摘要： 本发明提供一种半导体封装。该半导体封装包括：基板；导线，设置于所述基板上；导电柱状凸块，设置于所述导线上，其中所述导电柱状凸块耦接至芯片；以及阻焊层，设置于所述基板上，且具有延伸部分，所述延伸部分覆盖所述导线的部分，且所述延伸部分沿所述导线延伸进所述基板与所述芯片之间的重叠区域。本发明所提供的半导体封装，能够解决高密度倒装芯片封装的热电特性问题。

公开(公告)号：CN104425421B

公开(公告)日：2017-07-07

申请号：CN201410253113.2

申请日：2014-06-09

申请人： 联发科技股份有限公司

发明人： 许文松 ,  林明杰 ,  于达人

IPC分类号： H01L23/488 ,  H01L21/50 ,  H01L21/60

CPC分类号： H01L21/4828 ,  H01L21/481 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49861 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11912 ,  H01L2224/16238 ,  H01L2224/814 ,  H01L2224/81411 ,  H01L2224/81416 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/8146 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01109 ,  H01L2924/012

摘要： 本发明提供一种芯片封装及其形成方法。芯片封装包括具有彼此电性隔离的多个导电部分的图案化导电板、设置于图案化导电板的上表面之上的多个导电垫、设置于多个导电垫之上的芯片、多个导电凸块，以及部分围绕多个导电凸块的绝缘支撑层，其中多个导电凸块设置于图案化导电板的下表面之上，且多个导电凸块的每一个电性连接至图案化导电板的多个导电部分中对应的一个。以上所述的芯片封装及其形成方法可显著地降低芯片封装的制作成本。

公开(公告)号：CN103579169A

公开(公告)日：2014-02-12

申请号：CN201310286640.9

申请日：2013-07-09

申请人： 联发科技股份有限公司

发明人： 林子闳 ,  许文松 ,  于达人 ,  张垂弘

IPC分类号： H01L23/498 ,  H01L23/31 ,  H01L33/52

CPC分类号： H01L24/13 ,  H01L21/48 ,  H01L23/49541 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/11 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L28/00 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13026 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/3224 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/0376 ,  H05K2201/09472 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

摘要： 本发明提供一种半导体封装及半导体封装基座的制造方法。上述半导体封装包括导线，内嵌于基座中；半导体装置，通过导电结构安置于上述导线上。本发明所提出的半导体封装及半导体封装基座的制造方法，可改善产品的可靠度和质量。

公开(公告)号：CN103367293A

公开(公告)日：2013-10-23

申请号：CN201310098563.4

申请日：2013-03-26

申请人： 联发科技股份有限公司

发明人： 许文松 ,  林子闳 ,  于达人

IPC分类号： H01L23/488

CPC分类号： H01L23/49811 ,  H01L21/563 ,  H01L23/3142 ,  H01L23/3171 ,  H01L23/3178 ,  H01L23/3192 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/08 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/26 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/02331 ,  H01L2224/0401 ,  H01L2224/05012 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/13012 ,  H01L2224/13015 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16113 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/26175 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81385 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/00

摘要： 本发明提供一种半导体封装。上述半导体封装包括基板，具有芯片贴附面；以及芯片，通过导电柱状凸块固接于芯片贴附面上，其中芯片包括金属焊垫，电性耦接至导电柱状凸块，其中金属焊垫具有第一边缘和垂直于第一边缘的第二边缘，其中于俯视图中，上述第一边缘的长度不等于上述第二边缘的长度。本发明所提供的半导体封装，通过灵活设置导电柱状凸块及其他元件，能够解决高密度倒装芯片封装的热电特性问题。

公开(公告)号：CN117276266A

公开(公告)日：2023-12-22

申请号：CN202310705472.6

申请日：2023-06-14

申请人： 联发科技股份有限公司

发明人： 于达人 ,  蔡文钦 ,  宋依庭 ,  陈泰宇 ,  郭哲宏 ,  刘兴治 ,  林世钦 ,  许文松

IPC分类号： H01L25/18 ,  H01L23/31 ,  H01L23/48 ,  H01L23/488 ,  H10B80/00

摘要： 本发明提供改进的层叠式封装，包括第一封装和堆叠在该第一封装上的第二封装，其中该第一封装包括：下基板和与该下基板间隔开的上基板，其中该下基板和该上基板之间包括间隙；逻辑芯片与至少一个集成电路器件并排安装于该下基板的顶面上，其中该逻辑芯片的厚度不小于125微米；多个铜芯焊球设置于该下基板与上基板之间，并围绕该逻辑芯片与至少一个该集成电路器件，并电性连接于该下基板与该上基板；和密封树脂，填充于该下基板与该上基板之间的该间隙中，并将该逻辑芯片、该至少一个集成电路器件以及该多个铜芯焊球封入该间隙中。

公开(公告)号：CN116705713A

公开(公告)日：2023-09-05

申请号：CN202310200613.9

申请日：2023-03-03

申请人： 联发科技股份有限公司

发明人： 于达人 ,  林世钦 ,  陈泰宇 ,  杨柏俊 ,  林秉烨 ,  黄永成 ,  许文松 ,  马伯豪 ,  宋依庭

IPC分类号： H01L23/31 ,  H01L23/498 ,  H01L23/367 ,  H01L25/18 ,  H10B80/00

摘要： 本发明公开一种半导体封装，包括：底部基板和顶部基板，该顶部基板与该底部基板间隔开，使得该底部基板和该顶部基板之间限定出间隙；逻辑晶粒，其中该逻辑晶粒的厚度为125‑350微米；多个铜芯焊球；以及密封树脂。本发明中，由于逻辑晶粒的厚度较厚，使得逻辑晶粒的体积大幅增加，因此本发明中的晶粒的储热能力将大幅提升，这样逻辑晶粒在运行过程中的升温将会变得缓慢，可以让逻辑晶粒在更长的时间内位于较低的温度区间内运行，保证逻辑晶粒或半导体封装的正常工作。因此本发明的上述方案将增强逻辑晶粒和半导体封装的散热性能，并且提高应用处理器的性能。

公开(公告)号：CN110911371A

公开(公告)日：2020-03-24

申请号：CN201910849994.7

申请日：2019-09-02

申请人： 联发科技股份有限公司

发明人： 齐彦尧 ,  刘乃玮 ,  于达人 ,  林子闳 ,  许文松

IPC分类号： H01L23/485 ,  H01L23/488 ,  H01L21/60

摘要： 本发明公开一种半导体封装结构，包括：半导体晶粒，具有第一表面，与所述第一表面相对的第二表面，以及邻接在所述第一表面和所述第二表面之间的第三表面；第一保护绝缘层，覆盖所述半导体晶粒的第一表面和第三表面；重分布层结构，电耦合到所述半导体晶粒并由所述半导体晶粒的第一表面上的第一保护绝缘层围绕；第一钝化层，覆盖所述第一保护绝缘层和所述重分布层结构；以及至少一个导电结构，穿过所述第一钝化层并电耦合到所述重分布层结构。第一保护绝缘层覆盖或封装半导体晶粒，以保护半导体晶粒免受环境影响，从而防止半导体晶粒由于例如应力，化学物质和/或湿气而损坏，并且在随后的制程期间保持半导体封装结构的可靠性。

公开(公告)号：CN103579169B

公开(公告)日：2016-08-10

申请号：CN201310286640.9

申请日：2013-07-09

申请人： 联发科技股份有限公司

发明人： 林子闳 ,  许文松 ,  于达人 ,  张垂弘

IPC分类号： H01L23/498 ,  H01L23/31 ,  H01L33/52

CPC分类号： H01L24/13 ,  H01L21/48 ,  H01L23/49541 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/11 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L28/00 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13026 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/3224 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/0376 ,  H05K2201/09472 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

摘要： 本发明提供一种半导体封装及半导体封装基座的制造方法。上述半导体封装包括导线，内嵌于基座中；半导体装置，通过导电结构安置于上述导线上。本发明所提出的半导体封装及半导体封装基座的制造方法，可改善产品的可靠度和质量。

公开(公告)号：CN116705714A

公开(公告)日：2023-09-05

申请号：CN202310200719.9

申请日：2023-03-03

申请人： 联发科技股份有限公司

发明人： 于达人 ,  陈泰宇 ,  林世钦 ,  宋依庭 ,  蔡文钦

IPC分类号： H01L23/31 ,  H01L23/498 ,  H01L23/367 ,  H01L25/18 ,  H10B80/00

摘要： 本发明公开一种半导体封装，包括：底部基板和顶部基板，该顶部基板与该底部基板间隔开，使得该底部基板和该顶部基板之间限定出间隙；逻辑晶粒，其中该逻辑晶粒的厚度为125‑350微米；多个铜芯焊球；以及密封树脂。本发明中，由于逻辑晶粒的厚度较厚，使得逻辑晶粒的体积大幅增加，因此本发明中的晶粒的储热能力将大幅提升，这样逻辑晶粒在运行过程中的升温将会变得缓慢，可以让逻辑晶粒在更长的时间内位于较低的温度区间内运行，保证逻辑晶粒或半导体封装的正常工作。因此本发明的上述方案将增强逻辑晶粒和半导体封装的散热性能，并且提高应用处理器的性能。