-
公开(公告)号：CN119789426A
公开(公告)日：2025-04-08
申请号：CN202411887667.8
申请日：2020-08-19
Applicant: 美光科技公司
Abstract: 本申请涉及包含二维材料的晶体管，并且涉及相关的微电子装置、存储器装置和电子系统。晶体管包括2D材料结构和栅极结构。所述2D材料结构在第一水平方向上平行延伸的介电鳍结构的表面上并且在其之间共形地延伸，并且包括源极区、漏极区和在所述第一水平方向上定位在所述源极区和所述漏极区之间的沟道区。所述栅极结构覆盖所述2D材料结构的所述沟道区，并且在与所述第一水平方向正交的第二水平方向上延伸。所述栅极结构在所述第一水平方向上在所述2D材料结构的所述沟道区的水平边界内。
-
公开(公告)号：CN112054030B
公开(公告)日：2025-03-25
申请号：CN202010332824.4
申请日：2020-04-24
Applicant: 美光科技公司
Abstract: 本申请案涉及存储器单元及竖向延伸的存储器单元串阵列。存储器单元包括沟道材料、绝缘电荷通道材料、可编程材料、控制栅极，及所述可编程材料与所述控制栅极之间的电荷阻挡材料。所述电荷阻挡材料包括非铁电绝缘体材料及包括铪、锆及氧的铁电绝缘体材料。揭示其它实施例。
-
公开(公告)号：CN113454779B
公开(公告)日：2025-01-10
申请号：CN202080014403.5
申请日：2020-03-05
Applicant: 美光科技公司
IPC: H10B12/00
Abstract: 一些实施例包含一种集成组合件，所述集成组合件具有载流子槽结构，并且具有在所述载流子槽结构上方的数字线。晶体管主体区域位于所述数字线上方。延伸部从所述载流子槽结构延伸到所述晶体管主体区域。所述延伸部被配置成将过量载流子从所述晶体管主体区域排出。下部源极/漏极区域位于所述晶体管主体区域与所述数字线之间，并与所述数字线耦合。上部源极/漏极区域在所述晶体管主体区域上方，且与存储元件耦合。栅极邻近所述晶体管主体区域。所述晶体管主体区域、下部源极/漏极区域和上部源极/漏极区域一起包括多个晶体管。所述晶体管和所述存储元件一起由存储器阵列的多个存储器单元组成。一些实施例包含形成集成组合件的方法。
-
公开(公告)号：CN113692646B
公开(公告)日：2024-08-23
申请号：CN201980090268.X
申请日：2019-12-23
Applicant: 美光科技公司
Inventor： 卡迈勒·M·考尔道 , 刘海涛 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米
IPC: H10B12/00
Abstract: 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含垂直布置于衬底上方的多个层级的2晶体管2T存储器单元。每一2T存储器单元包含具有栅极的电荷存储晶体管、具有栅极的写入晶体管、垂直延伸存取线及单个位线对。所述写入晶体管的源极或漏极区直接耦合到所述电荷存储晶体管的电荷存储结构。所述垂直延伸存取线耦合到所述多个垂直布置层级的多个相应层级中的2T存储器单元的所述电荷存储晶体管及所述写入晶体管两者的栅极。所述垂直延伸存取线及所述单个位线对用于与其耦合的所述2T存储器单元中的每一者的写入操作及读取操作两者。
-
公开(公告)号：CN113302737B
公开(公告)日：2024-05-24
申请号：CN201980088970.2
申请日：2019-12-20
Applicant: 美光科技公司
Inventor： K·M·考尔道 , 刘海涛 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米
IPC: H10B12/00
Abstract: 一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含多个二晶体管(2T)存储器单元。所述多个2T存储器单元中的每一个包含：p沟道场效应晶体管(PFET)，其包含电荷存储节点和读取沟道部分；n沟道场效应晶体管(NFET)，其包含写入沟道部分，所述写入沟道部分直接耦合到所述PFET的所述电荷存储节点；单一位线对，其耦合到所述PFET的所述读取沟道部分；和单一存取线，其与所述读取沟道部分和所述写入沟道部分中的每一个的至少一部分重叠。
-
Patent Agency Ranking
公开(公告)号：CN117716803A
公开(公告)日：2024-03-15
申请号：CN202280051894.X
申请日：2022-07-15
Applicant: 美光科技公司
IPC: H10B43/35
Abstract: 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含：存储器单元，其包含在存储器单元串中；所述存储器单元包含电荷存储结构及通过介电结构与所述电荷存储结构分离的沟道结构；第一控制栅极，其与所述存储器单元相关联且定位在所述电荷存储结构的第一侧及所述沟道结构的第一侧上；及第二控制栅极，其与所述存储器单元相关联且与所述第一控制栅极电分离，所述第二控制栅极定位在所述电荷存储结构的第二侧及所述沟道结构的第二侧上。
-
公开(公告)号：CN116762486A
公开(公告)日：2023-09-15
申请号：CN202280011771.3
申请日：2022-01-25
Applicant: 美光科技公司
IPC: H10B43/35
Abstract: 一种微电子装置包含堆叠结构，其包括按层级布置的绝缘与导电结构的竖直交替序列。包括通道材料的至少一个支柱延伸穿过所述堆叠结构。所述堆叠结构下方的源极区包括掺杂材料，其具有突出到与接近至少一个源极侧GIDL区的标高处的所述通道材料的界面的竖直延伸部。狭缝结构延伸穿过所述堆叠结构以将所述结构划分成支柱阵列块。沿着所述狭缝结构的基底包含一系列间隔开的离散底座结构。形成所述微电子装置结构可包含形成穿过所述支柱的单元材料的横向开口、使所述通道材料竖直凹入及在加宽的凹部中形成所述掺杂材料之前使所述支柱的其它材料横向凹入。还公开额外微电子装置、相关方法及电子系统。
-
-
公开(公告)号：CN110383477B
公开(公告)日：2022-12-20
申请号：CN201880015646.3
申请日：2018-02-13
Applicant: 美光科技公司
IPC: H01L27/108
Abstract: 一些实施例包含一种具有与竖直延伸半导体柱相关联的晶体管的设备。所述晶体管包含位于所述竖直延伸半导体柱内的上部源极/漏极区域、位于所述竖直延伸半导体柱内的下部源极/漏极区域及位于所述竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述晶体管还包含沿着所述沟道区域的栅极。字线与所述晶体管的所述栅极耦合。数字线与所述晶体管的所述下部源极/漏极区域耦合。可编程装置与所述晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线具有穿透到所述竖直延伸半导体材料柱中的横向边缘。所述主体连接线具有不同于所述半导体材料柱的组成。
-
公开(公告)号：CN115207106A
公开(公告)日：2022-10-18
申请号：CN202210330418.3
申请日：2022-03-30
Applicant: 美光科技公司
IPC: H01L29/423 , H01L29/08 , H01L29/78 , H01L23/538 , H01L27/11524 , H01L27/1157 , H01L21/336 , H01L21/768 , H01L21/28
Abstract: 多栅极晶体管以及含有此类多栅极晶体管的设备及形成此类多栅极晶体管的方法可促进门控集成电路装置中的电压。此类多栅极晶体管可包含有源区，其具有第一导电性类型；第一源极/漏极区域，其位于所述有源区中且具有不同于所述第一导电性类型的第二导电性类型；第二源极/漏极区域，其位于所述有源区中且具有所述第二导电性类型；及多个控制栅极，其在所述第一源极/漏极区域与所述第二源极/漏极区域之间与所述有源区邻近，其中所述多个控制栅极中的每一控制栅极包括相应多个控制栅极部分，且其中对于所述多个控制栅极中的特定控制栅极，其相应多个控制栅极部分中的每一控制栅极部分在多个不同平面中的相应平面中与所述有源区邻近。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.069 seconds)
